datasheet

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / EDA技术 杭电 郭裕顺 / RTL描述与设计（2）

  • 本课程为精品课，您可以登录eeworld继续观看：
  • RTL描述与设计（2）
  • 登录
课程目录课程笔记
课程介绍
相关标签： FPGA EDA RTL
课程目标是通过本课程及其它相关课程的学习，使学生能够掌握硬件描述语言设计数字系统的手段、方法和思想，掌握常用EDA开发软件,将HDL硬件描述语言编程方法和FPGA的开发技术及符合工程规范的系统设计技术有机地融合在一起。同时了解学科最新进展，理论与联系实际，培养学生的动手能力和综合创新能力。
推荐视频

    猜您喜欢

    推荐帖子

    谁会画3D模型
    谁会画3D模型，想要的好多模型都找不到，有些冷门的3D模型根本就找不到，还要到处求别人，我想自己画，有没有哪位大神帮帮我，非常感谢
    曹伟1993 PCB设计
    LPC1768定时器的定时精度
    不知道大家伙有没有碰到过类似情况，LPC1768的定时器定时精度在手册上并没有具体给出，但是附带例程上的程序初始化是这样的：void timer0Init (void){T0TCR= 0x02;T0IR= 1;T0CTCR = 0;T0TC= 0;T0PR= 0;T0MR0= FPCLK/2;/* 0.5S中断1次*/T0MCR= 0x03;/* 匹配后产生中断*/T0TCR= 0x01;/* 启
    xiaoqiao2395 ARM技术
    【低功耗】第二代串行RapidIO和低成本、低功耗的FPGA
    随着诸如无线、有线和医疗／图像处理应用的带宽需求不断提高，设计师们必须依赖必要的工具集来获得其所需的实时信号处理功能。第二代串行RapidIO和低成本、低功耗的FPGA将无疑是最好的选择
    cillyfly FPGA/CPLD
    频率计顶层电路设计
    接上一篇帖子频率计设计-设计元件包装遇到问题 - 【Altera SoC】 - 电子工程世界-论坛 [url]https://bbs.eeworld.com.cn/thread-500567-1-1.html[/url]该频率计由测频时序控制、有时钟使能的计数器及锁存、译码显示电路三部分组成，上篇帖子已完成2位十进制计数器设计，只是后面元件包装时出现问题，经过重装软件quartus，问题解决，继续
    suoma FPGA/CPLD
    求助！我该选什么平台？
    小弟在准备做一个关于硬盘检测东东，打算做成嵌入式的用winCE系统，我该选择什么样的板卡？
    liuyanying 嵌入式系统
    电源系统转换效率的测试方法
    当我们完成电源方案设计时，待样品做出来之后，要测试产品的各项性能，其中一项是测试电源系统的转换效率，确认是否与设计值保持一致。实际计算效率时，很多工程师为了方便快速，直接从电源上读取输入功率，从电子负载上读取输出功率，最终得到的效率会远低于设计值，并因此而困惑（元器件参数一致，为何效率有差异），其实这些是由于不严谨的测试方法造成，下面我们来简单介绍正确的测试电源系统转换效率的方法。正确测试电源系统
    qwqwqw2088 电源技术

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved