课程介绍
相关标签: FPGA Xilinx Vivado
如何在Vivado IP集成器中使用多时钟域
如何创建、管理Vivado中运行的综合与实现
UltraFAST 设计方法实用功能:Checklist
Xilinx Tcl 库的介绍
如何使用IP集成器(IPI)打包定制IP
在Vivado中使用Cadence IES仿真MicroBlaze设计
如何在Zynq上使用Vivado IP集成器(IPI)
如何使用Vivado时序约束向导
如何使用UltraScale内存控制器IP
使用Vivado器件编程器对FPGA进行非直接编程
在Vivado System Generator设计中指定AXI4 Lite接口
System Generator中的多时钟域介绍
如何在Vivado中存储和恢复时序报
在Vivado中采用Synopsys的VCS仿真Zynq BFM设计
在Vivado中使用Synopsys VCS来仿真MicroBlaze设计
Xilinx MicroBlaze 视频介绍
高级时钟异常的错误路径、最小/最大延迟与设置的案例分析
UltraFast设计方法中的时序收敛
Vivado 设计套件安装向导
Vivado时序收敛技术物理优化
显示全部 ↓
推荐视频

    用户评论

    chenyy
    走过路过不要错过,最新最好的FPGA设计工具之一,不学习就out了
    2015年05月11日 14:19:39回复|()

    猜您喜欢

    推荐帖子

    iOS 7邮件系统曝安全漏洞:所有附件均未加密
    5月5日晚间消息,德国NESO安全实验室专家安得利亚斯·库尔茨(Andreas Kurtz)近日在iOS 7中发现一处安全漏洞,即iOS 7设备所发送的电子邮件附件均为未加密状态。苹果公司之前在宣传iOS 7时,还特别强调了其数据保护机制,称对数据进行了加密。但库尔茨的测试结果显示,通过iOS 7设备发送的电子邮件附件均未加密。库尔茨用一台升级到iOS 7.1的iPhone 4证实了这一漏洞。升级
    azhiking 嵌入式系统
    如何配置AT91RM9200 PA16/EMDIO/IRQ6 引脚为功能B的IRQ6功能
    linux-2.4.27 触摸屏驱动程序硬件连接如下:触摸屏芯片7843 的中断输出引脚/PENIRQPA16/EMDIO/IRQ6也就是要使用PIOA 的第16线的IRQ功能接受 触摸屏产生的中断信号。我对这个中断线的配置如下:AT91C_SYS->PMC_PCER = 1PIOA_PDR = AT91C_PA16_IRQ6; // 禁止PIOA功能AT91C_SYS->PIOA_BSR = A
    huadousjw999 嵌入式系统
    wince中C#读取GPS数据的问题
    想用C#直接读取GPS数据,在网上查到了相关代码,很全面的,[url=http://www.wangchao.net.cn/bbsdetail_73074.html][/url]修改过后一直有问题,麻烦各位大侠帮俺看下~~问题部分:[code]//comm port win32 file handleprivate int hComm = -1;//win32 api constantspriva
    fsao 嵌入式系统
    分享: HDMI 720P 显示 源代码
    [i=s] 本帖最后由 gvi-tech 于 2014-11-26 06:12 编辑 [/i][hide=d60][/hide]回复可见。已在xilinx Spartan-6 FPGA 上验证。
    gvi-tech FPGA/CPLD
    放大器的问题
    我使用放大器对信号进行放大,放大器采用正负电源供电,但是输出信号全部为正值,原本应该为负值的信号全部变为正值,不知道是哪里出了问题
    wuli1314 模拟电子
    高级驾驶辅助系统解决方案系列介绍—数字摄像头
    近年来,随着人们对驾驶安全水平需求的不断提高,高级驾驶辅助系统(ADAS)相关技术的不断成熟,伴随着ADAS市场高速发展,摄像头的需求也更加旺盛。其应用场景也是非常多的,主要是以下几个应用场景:倒车后视摄像头360环视摄像头前向摄像头电子后视镜或流媒体后视镜防疲劳驾驶DMS行程记录仪数字摄像头,主要有玻璃透镜、CMOS传感器、图像信号处理器(ISP)、电源管理、串行器、微处理器器等功能单元构成,如
    alan000345 TI技术论坛

    推荐文章

    Certus-N2的边缘网络奇旅 2025年03月21日
    2024年12月, 随着“下一代小型FPGA平台”Nexus™ 2和基于该平台的首个器件系列Certus™-N2通用FPGA的面世,莱迪思(Lattice)公司在小型FPGA领域的领先地位再次得到强化。 所谓“小型FPGA平台”,通常是指逻辑密度低于200K SLC(系统逻辑单元)的FPGA。而之所以被称之为“下一代”,则是指Nexus 2在“先进的互连”、“优化的功耗和...
    从创新平台到行业落地:莱迪思Nexus 2驱动AI市场应用 2025年03月19日
    2024年,全球半导体行业发展面临着更加复杂的局面—— 整体市场增长步伐放缓,工业、汽车、通信等传统市场增长动力不足,AI技术相关领域异军突起,展现出强劲的发展动能。 在这样的大环境下,莱迪思半导体在挑战中寻求突破,取得了一系列可圈可点的成果。 作为莱迪思的重要营收来源,覆盖多个应用领域的工业市场增长显著,为公司的发展提供了稳定的支撑。汽车市场尽管在2024年处于去库存...
    Altera 40载分拆再出发,开启2.0时代迎接边缘智能 2025年03月11日
    日前,Altera召开了纽伦堡嵌入式展媒体前瞻,介绍了Altera最新量产的的Agilex 3 FPGA。CEO Sandra Rivera借此也宣布了一项重要战略调整:Altera 正式以独立运营的姿态开启 2.0 时代。作为全球唯一一家提供端到端 FPGA 解决方案的独立厂商,Altera 将聚焦边缘计算、数据中心和网络应用,通过技术创新与全栈服务重塑行业竞争力。...
    莱迪思将举办Lattice Nexus 2下一代小型FPGA平台网络研讨会 2025年03月05日
    中国上海——2024年3月5日—— 莱迪思半导体公司(NASDAQ:LSCC),低功耗可编程器件的领先供应商,今天宣布将举办一场网络研讨会,介绍全新的莱迪思Nexus™ 2 FPGA平台如何加强其在低功耗FPGA领域的领先地位 。莱迪思Nexus 2为开发人员提供了先进的互连、优化的功耗和性能以及领先的安全性,使其能够为工业、汽车、通信、计算和消费市场设计突破性的网络边缘应用...

    推荐内容

    可能感兴趣器件

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved