课程介绍
相关标签: FPGA Xilinx Vivado
如何在Vivado IP集成器中使用多时钟域
如何创建、管理Vivado中运行的综合与实现
UltraFAST 设计方法实用功能:Checklist
Xilinx Tcl 库的介绍
如何使用IP集成器(IPI)打包定制IP
在Vivado中使用Cadence IES仿真MicroBlaze设计
如何在Zynq上使用Vivado IP集成器(IPI)
如何使用Vivado时序约束向导
如何使用UltraScale内存控制器IP
使用Vivado器件编程器对FPGA进行非直接编程
在Vivado System Generator设计中指定AXI4 Lite接口
System Generator中的多时钟域介绍
如何在Vivado中存储和恢复时序报
在Vivado中采用Synopsys的VCS仿真Zynq BFM设计
在Vivado中使用Synopsys VCS来仿真MicroBlaze设计
Xilinx MicroBlaze 视频介绍
高级时钟异常的错误路径、最小/最大延迟与设置的案例分析
UltraFast设计方法中的时序收敛
Vivado 设计套件安装向导
Vivado时序收敛技术物理优化
显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    UC3842怎么调节占空比?
    我看完UC3842的datasheet。控制脚有pin1 cmp、pin2 Vfb、pin3 current sense。一脚和三角可以停止PWM波输出,但我看不出来哪个脚可以调整输出占空比,如果调节占空比也在pin1 和pin3,那么要和保护电路复用此脚?是不是pin2的电压大小可以调节PWM的占空比?
    reohad 电源技术
    28335can邮箱问题
    在主循环里对邮箱0进行屏蔽、载入ID、再使能邮箱的操作后 ,用来接收的邮箱16就不能接收上位机下来的数据了。希望有人能教教我这是什么原因。谢谢。
    不入门菜鸟 微控制器 MCU
    请问l6599d。PWMic。
    请问是不是就单单6599D这款ic14.15.16脚是高压么,为什么?11脚与16脚有什么不同
    yukaixuan PCB设计
    集成多媒体功能GPS方案的关键器件的选型原则
    做数码产品主要是选好CPU,CPU定好后,其他很多外围电路就基本定了,因为有很多现成的参考电路和有关专题的应用电路。对于新手或经验不足的工程师,最好就用IC原厂或方案公司提供的参考电路,因为这是通过专业技术人员考虑和实验过的。在通过以后自己实验验证基础上,处于降低成本和提高性能的需要,再更换部分/个别元器件。①CPU的选择选主CPU是关键,首先,要考虑到CPU的性能是否与你的设计规划一致,这个CP
    jek9528 工业自动化与控制
    菜鸟学嵌入式
    大侠们,请介绍几本嵌入式的书籍,谢谢!
    lizhekevin ARM技术
    关于M3能否直接接光模块之我见
    [b][size=6][color=red]经做板测试,8962确实不能接光模块,在我其他板子是是可以的,我比较了一下,其他模块多一个光接收信号脚,估计这就是光PHY和普通PHY的区别吧,电信号是完全一样的[/color][/size][/b]坛子里有坛友问9B96能否接光模块,我认为是可以,但是很多朋友说9B96里面的PHY是网口专用的,而接光模块的又是专用的PHY,我认为不是这样的,以太网的信
    fengzhang2002 微控制器 MCU

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved