课程介绍
相关标签: FPGA Xilinx Vivado
如何在Vivado IP集成器中使用多时钟域
如何创建、管理Vivado中运行的综合与实现
UltraFAST 设计方法实用功能:Checklist
Xilinx Tcl 库的介绍
如何使用IP集成器(IPI)打包定制IP
在Vivado中使用Cadence IES仿真MicroBlaze设计
如何在Zynq上使用Vivado IP集成器(IPI)
如何使用Vivado时序约束向导
如何使用UltraScale内存控制器IP
使用Vivado器件编程器对FPGA进行非直接编程
在Vivado System Generator设计中指定AXI4 Lite接口
System Generator中的多时钟域介绍
如何在Vivado中存储和恢复时序报
在Vivado中采用Synopsys的VCS仿真Zynq BFM设计
在Vivado中使用Synopsys VCS来仿真MicroBlaze设计
Xilinx MicroBlaze 视频介绍
高级时钟异常的错误路径、最小/最大延迟与设置的案例分析
UltraFast设计方法中的时序收敛
Vivado 设计套件安装向导
Vivado时序收敛技术物理优化
显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    本征半导体和PN结概念复习
    半导体材料取自于元素周期表中金属与非金属的交界处。常温下半导体导电性能介于导体与绝缘体之间。本征半导体纯净的具有晶体结构的半导体称为本征半导体。(由于不含杂质且为晶体结构,所以导电性比普通半导体差)常温下,少数价电子由于热运动获得足够的能量挣脱共价键的束缚成为自由电子。此时,共价键留下一个空位置,即空穴。原子因失去电子而带正电,或者说空穴带正电。在本征半导体外加一个电场,自由电子将定向移动产生电流
    fish001 模拟与混合信号
    电脑蓝屏
    宏基笔记本,刚给电脑除尘,给电脑装了一个2G的内存条,重装了好几次系统,玩一会就出现蓝屏STOP 0x000000c2 (0x00000007, 0x00000CD4, 0x00000000, 0xE2195AF8),各位大侠,快点告诉我这到底是什么问题?
    冬小麦 嵌入式系统
    关于PCB设计的若干名词解释
    差分线:两个等值,反向的信号。差分线是高强度信号线,要平行对称。英文显示DIFF,VIA TO VIA=40MIL;差分线中间不能过线,对信号会有影响,除了地孔,不能有其他孔转弯处为135°是最好的。走线不能分割。处理:满足差分阻抗的要求(可以通过阻抗软件计算获得),走线尽量短,直,尽量少换层。铺铜:大电容,大电感,电源处要铺铜。铺完铜后一定要赋予网络,不然铺铜有什么用呢。大范围铺铜有时候起到载流
    洲锅 PCB设计
    基于S52的超声波测距仪
    基于S52的超声波测距仪
    gerdy 测试/测量
    小家电语音芯片资料下载
    [i=s] 本帖最后由 jameswangsynnex 于 2015-3-3 19:51 编辑 [/i]小家电语音芯片资料
    meixindianzi 消费电子
    TMS320C6678海外大学资源
    培训PPT:[url]http://meseec.ce.rit.edu/722-projects/spring2015/[/url]
    besk DSP 与 ARM 处理器

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved