datasheet

大学堂

您的位置：EEWORLD大学堂 / 电路基础 / 数字电路 / 数字电路 徐惠民 / 57

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 57
  • 登录
课程目录课程笔记
课程介绍
相关标签： 数电 数字电路
徐惠民教授的《数字电路》由简入深讲述了数字电路基础知识、原理及其基本应用、提高与拓展。内容编排合理，知识架构清晰，注重动手能力的培养
推荐视频

    猜您喜欢

    推荐帖子

    电子设计竞赛控制类题目
    [i=s] 本帖最后由 学工科的小清新 于 2017-7-31 11:28 编辑 [/i]17年的电赛马上就要开始了，本小组准备主攻控制类题目，想同各路大神讨论一下相关的内容{:1_94:}大二第一次参加竞赛，用了k60的板子做题。
    学工科的小清新 电子竞赛
    Sofradir整合红外传感器，前景广阔
    [i=s] 本帖最后由 jameswangsynnex 于 2015-3-3 20:05 编辑 [/i]据国外媒体报道，法国Sofradir公司是红外传感器主要供应商，这些传感器用于侦察、民用对地观测、气象及科学卫星上，其基于碲镉汞(HgCdTe)的红外探测器交付量可观。近日，Sofradir公司表示将收购泰勒斯(Thales)和萨基姆(Sagem)两家公司的红外分部，这是整合法国红外技术领域、协
    sensorexpert 消费电子
    GPIO操作问题
    STM32在使用过程中发现对GPIO进行操作时我用GPIOA的低8位模拟一个总线8位，但我使用函数GPIO_Init时发现这个函数运行时间相当长。GPIO_InitStructure.GPIO_Pin = 0x00ff;GPIO_InitStructure.GPIO_Speed = GPIO_Speed_50MHz;GPIO_InitStructure.GPIO_Mode = GPIO_Mode_
    momobt stm32/stm8
    Linux内核情景分析非扫描版(中文)
    fish001 Linux开发
    verilog中代码风格分析
    其实很早就看到verilog 代码例程上这样写：output so;reg bb;always@()begin.......bb= ..........endassign so= bb;为什么不直接output reg so;always @()begin........so= .............end这种风格 有什么好处呢？高手给分析分析，谢谢！！
    eeleader FPGA/CPLD
    终于等到你！TI.com 线上购买平台全面升级，全国包邮，最快2天直达
    5月20日，TI.com 线上购买平台全面升级，在TI.com, 您可获取海量正品现货，并享受超值线上价格*。即日起至7月31日，线上下单，可享全国包邮，免标准配送运费，最快2天可达。从设计初期到量产阶段，TI 可满足您的购买需求：人民币交易结算，免报关在TI.com购买，支持人民币和美金双币种交易。设置收货地区为中国并选择人民币结算，可显示价格为人民币不含税价格，还可免去报关清关环节。增值税发票
    arui1999 TI技术论坛

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved