datasheet

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / IC设计与方法 / 阻塞与非阻塞赋值

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 阻塞与非阻塞赋值
  • 登录
课程目录课程笔记
课程介绍
相关标签： FPGA VHDL EDA Verilog
集成电路是现代电子系统里必不可少的组成部分之一。数字集成电路的设计过程包括前端设计和后端设计。在前端设计阶段，在完成数字系统架构和算法设计的基础上，主要进行寄存器传输转换级(Register Transfer Level, RTL)代码设计，逻辑综合生成门级网表；后端设计包含版图布局规划、标准砖单元放置和布线、版图生成与检查等。
本课程介绍了 IC设计流程及设计方法、VHDL及Verilog语言的基本知识、仿真工具、综合的基本概念及工具使用。
显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    AD9画的图，用dopdf打印输出，可是放大100%时和实际相比却小了
    希望大神救助
    拨云见日 PCB设计
    08.17【每周讨论】AVS，神马的浮云？
    上次参加富士通MB86H61+茁壮的iPanel的推荐会时，富士通和茁壮的人对他们软硬件整体方案表现出了非常强的信心，主要有以下几点优势：成本低，据说实现的整体方案可以比同类的竞争方案低15%（好像没算因为只仅用双层板带来的生产成本，大约还可节约2美元）；功耗优势，不需要用散热器（现在的高清都背了散热器的）；明年强制要求支持AVS，富士通这款是支持高清AVS标准的。哪个晓得采用MB86H61+ i
    伏尔加 综合技术交流
    DC-DC原理的培训讲义1，2
    [local]1[/local][local]2[/local]
    czf0408 电源技术
    RSL10-SENSE-DB-GEVB小板DMIC录制数据出现周期性大毛刺
    RSL10-SENSE-DB-GEVB小板DMIC录制数据出现周期性大毛刺：具体是启动DMIC，在DMIC中断中保存采集到的数据，在导出数据后发现DMIC数据周期性出现很大上下冲毛刺。如下图，正常应该只有1KHz的正弦波录音，但是周期性出现异常。将DMIC0_DCRM_CUTOFF_20HZ改为DMIC0_DCRM_CUTOFF_320HZ后，异常毛刺会减弱。但是无法消除，请大伙帮忙支招，谢谢！
    xujinxi 物联网大赛方案集锦
    S7-200的模拟量编写方法总结
    1、模拟量值和A/D转换值的转换假设模拟量的标准电信号是A0—Am（如：4—20mA），A/D转换后数值为D0—Dm（如：6400—32000），设模拟量的标准电信号是A，A/D转换后的相应数值为D，由于是线性关系，函数关系A＝f（D）可以表示为数学方程：A＝（D－D0）×（Am－A0）／（Dm－D0）＋A0根据该方程式，可以方便地根据D值计算出A值。将该方程式逆变换，得出函数关系D＝f（A）可以
    eeleader 工业自动化与控制
    新款辉光放电光谱仪问世
    http://www.eecce.com 　 2006-7-28 8:45:47　　［中国机电企业网］7月24日，HORIBAJobinYvon推出了该公司最新一代GD-PROFILER（TM）2型辉光放电光谱仪。该仪器采用了全新的高速电子学设计，从而使其深度分辨率达到小于1nm。同时，系统采用了著名的脉冲RF源，可以轻松应对热敏性导电和不导电表面的分析。独特的HDD检测器使得对于每一个元素分析的
    fighting 模拟电子

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved