时序逻辑电路(2)-IC设计与方法-EEWORLD大学堂

课程介绍

相关标签： FPGA VHDL EDA Verilog

集成电路是现代电子系统里必不可少的组成部分之一。数字集成电路的设计过程包括前端设计和后端设计。在前端设计阶段，在完成数字系统架构和算法设计的基础上，主要进行寄存器传输转换级(Register Transfer Level, RTL)代码设计，逻辑综合生成门级网表；后端设计包含版图布局规划、标准砖单元放置和布线、版图生成与检查等。
本课程介绍了 IC设计流程及设计方法、VHDL及Verilog语言的基本知识、仿真工具、综合的基本概念及工具使用。

猜您喜欢

推荐帖子

罗德与施瓦茨与三星世界上首个LTE-Advanced上行载波聚合的验证: [align=left][color=rgb(123, 125, 114)][font=Arial, sans-serif][font=宋体][size=3]罗德与施瓦茨公司的R&S CMW500测试仪又一次向世人展示了其不凡的无线测试能力[/size][/font]:~o[font=宋体][size=3]。[/size][/font][font=宋体][size=3]日前，[/size][/fo; phantom7 无线连接

各种警告处理汇总: 第一种警告Following 4 pins have nothing,GND,orVCC driving datain port --changes to this connectivity may change fitting results 原因:第4 脚，空或接地或接上了电源措施:有时候定义了输出端口，但输出端直接赋‘0’，便会被接地，赋‘1’接电源。如果你的设计中这些端口就是这样用的，那; eeleader FPGA/CPLD

【转】linux下搭建FTP服务器: [color=#000][font=Arial]*************FTP文件说明*********************[/font][/color][color=#000][font=Arial]本FTP服务器软件包为vsftpd-2.3.4-1.fc14.i686.rpm[/font][/color][color=#000][font=Arial]FTP客户端软件包为ftp-0.17; azhiking Linux开发

ccs6断点处不停: 新手，在使用CCS6.1 进行开发，芯片TMS570，进入Debug，system reset后，代码断点处不会停下，求大神指点这是什么原因啊？断点实在system reset 之后才打上的。[img]file:///C:\Users\USER\AppData\Roaming\Tencent\Users\270774208\QQ\WinTemp\RichOle\LU2]IA]CL[SG`A{J`; chenxi_2015 微控制器 MCU

NIOS外设IP使用手册: 介绍了NIOS软核中各外设的使用和软件操作; wstt FPGA/CPLD

TI C6678 CPPI（ Multicore Navigator）疑问: 在QMSS模块中的两个协处理器PDSP、两个Timer和Queue Manager他们之间的通信是怎样的，或者有哪些资料和这个是相似的，希望有大侠能指教一下。现在急需对这部分构建体系结构，尤其是多核之间的通信的架构。希望各位能给介绍一些涉及多核方面的资料，最好是有关与一些多核间及核内的通信传输。; 似水如烟 DSP 与 ARM 处理器

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / IC设计与方法 / 时序逻辑电路(2)

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多