数字系统的实现方法（ASSP_FPGA_ASIC的对比）-IC设计与方法-EEWORLD大学堂

课程介绍

相关标签： FPGA VHDL EDA Verilog

集成电路是现代电子系统里必不可少的组成部分之一。数字集成电路的设计过程包括前端设计和后端设计。在前端设计阶段，在完成数字系统架构和算法设计的基础上，主要进行寄存器传输转换级(Register Transfer Level, RTL)代码设计，逻辑综合生成门级网表；后端设计包含版图布局规划、标准砖单元放置和布线、版图生成与检查等。
本课程介绍了 IC设计流程及设计方法、VHDL及Verilog语言的基本知识、仿真工具、综合的基本概念及工具使用。

猜您喜欢

推荐帖子

Qt学习之路第57篇可视化显示数据库数据: [p=22, null, left][color=#555555][font=Tahoma, Helvetica, SimSun, sans-serif][size=14px][color=#333333][backcolor=rgb(247, 247, 247)][font=Tahoma, Arial, Helvetica, sans-serif]前面我们用了两个章节介绍了 Qt 提供的两种操作; 兰博嵌入式系统

中断进不去，求大神指导: 为什么在捕获过程中进不去中断函数，配置都是对的，在呼吸灯实验中可以进去中断，请大神们指导; 电子王者417 stm32/stm8

【EE征集令】LaunchPad学习全体验: 如火如荼地TI在线培训（https://www.eeworld.com.cn/huodong/TI_LaunchPad_20120510/）正在进行着，通过活动，很多朋友都免费获得了TI LaunchPad开发板及触摸子板。为了帮助参与培训的网友快速入门MSP430, EEWORLD在这里发起号召：所有手中拥有LaunchPad及触摸子板的朋友行动起来，大家一起分享LaunchPad学习过程及设计; EEWORLD社区微控制器 MCU

51用定时器1602设计一个带年月日的时钟求大神分析下错误~~: #include#define uchar unsigned char#define uint unsigned intsbit dula=P2^6;sbit wela=P2^7;sbit rs=P1^0;sbit rw=P1^1;sbit lcden=P2^5;sbit s1=P3^0;sbit s2=P3^1;sbit s3=P3^2;sbit rd=P3^7;uchar count,s1nu; pacient 51单片机

看到论坛里众多网友头疼“相亲”，分享一高招：）: “在刘备讲座和论坛里，有一个昵称为“小心肝”的女粉丝一直做在前排听讲提问，请问刘老师，请问刘大哥，最后成了刘太太，这就是甘夫人。她在刘备的网站论坛留言全是大头贴，结果刘备看到了温柔大方的甘夫人，三见钟情，比天下兴亡，匹女有责的吴国郡主孙尚香好多了。”[color=Magenta][b]大家多多发帖就成啦[/b][/color]，不用再头疼相亲了:lol文章出自：【jameswangsynnex】; 小志聊聊、笑笑、闹闹

USB测速软件: 请问谁对USB测速比较了解？有没有比较有说服力的测速软件？; zhoujoe 嵌入式系统

大学堂

您的位置：EEWORLD大学堂 / 设计工具/EDA / IC设计与方法 / 数字系统的实现方法（ASSP_FPGA_ASIC的对比）

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

大学堂