datasheet

大学堂

您的位置：EEWORLD大学堂 / 电路基础 / 信号完整性及高速数字电路设计 / 51

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 51
  • 登录
课程目录课程笔记
课程介绍
相关标签： 国外公开课 信号完整性 数字电路设计 英语授课
信号完整性是指信号在传输路径上的质量，传输路径可以是普通的金属线，可以是光学器件，也可以是其他媒质。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。
显示全部 ↓
推荐视频

    用户评论

    flyriz
    有没有字幕啊
    2019年10月28日 08:18:46回复|顶()

    猜您喜欢

    推荐帖子

    这个活动虽然过去了，但是50W美金的奖金还是值得一提的！
    偶然遇见了这个活动，过期的：[url]http://www.intel.cn/content/www/cn/zh/home-users/wearable-contest.html[/url]看到了50W美金的奖金，冒出了鼻涕泡泡于是抱着八卦心理，看了看[url=https://makeit.intel.com/?_ga=1.37040736.175042284.1416358203]>>获奖作品[
    soso 移动便携
    开关系统计时速度优化，快快快！（二）
    在相同的测试中使用同一组命令对吉时利707B型和708B型开关卡进行对比，看看较高的命令至连接速度有什么差别。在本示例中，吉时利707B型和708B型开关卡用于将六个二极管切换至吉时利2400型SourceMeter源表[1]，以便进行点正向电压测量。测量时间得到了最大限度地缩短，从而显示出主机开销的影响。整个测试序列循环了120次，共进行了720次测量。使用同样的测试代码控制两个开关主机。表1是
    Jack_ma 测试/测量
    串口如何数据
    官方实验十二发不出来数据啊
    monkeyqq 微控制器 MCU
    LM3S9b90的PORTJ[4..7]为什么不能拉高拉低
    本来我想把整个PORTJ 拉高拉低然后delay接了LED灯，结果只有PortJ[0..2],有效在闪，PORTJ[4..7]却毫无反应。初始化了整了端口，没有遗漏。为什么是PORTJ[4..7]为什么不能拉高拉低呢.求解！！！
    sailbeyond 微控制器 MCU
    晒奖品：华清远见7寸PAD
    经过焦急的等待，终于等到了这一奖品，感谢EEWORLD,感谢华清远见。激动之情无以言表，先上照片。白色风格。内部处理器。
    sblpp 聊聊、笑笑、闹闹
    W806 联盛德 9.9元开发板体验之三---littlevgl8.0 移植显示成功
    [i=s] 本帖最后由 RCSN 于 2021-10-4 00:40 编辑 [/i]搞了三个多小时调试，鉴于LittevglV8.0稳定版本已显示ok。SDK的SPI驱动还需要优化，官方写的太垃圾了，可以50M最大限制在20M. 资源丰富，简单控件UI还是可以的。官方demo可以直接copy放在main函数中gitee仓库已经建立Lgvl分支移植，仓库地址欢迎star。。GIF 效果
    RCSN 国产芯片交流

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved