大学堂

上传课程

您的位置：EEWORLD大学堂 / 电路基础 / 信号完整性及高速数字电路设计 / 10

本课程为精品课，您可以登录eeworld继续观看：
10
登录

课程目录课程笔记

时长：24分36秒
日期：2018/09/30
收藏视频
上传者：老白菜
去评论

课程介绍

相关标签：国外公开课信号完整性数字电路设计英语授课

信号完整性是指信号在传输路径上的质量，传输路径可以是普通的金属线，可以是光学器件，也可以是其他媒质。信号具有良好的信号完整性是指当在需要的时候，具有所必需达到的电压电平数值。差的信号完整性不是由某一单一因素导致的，而是板级设计中多种因素共同引起的。

显示全部 ↓

推荐视频

用户评论

: flyriz; 有没有字幕啊; 2019年10月28日 08:18:46回复|顶()

猜您喜欢

推荐帖子

【EEWORLD带你DIY】示波器V2.0信号板及人机界面板打样归来~~: 活动介绍：使用Altera Cyclone III FPGA Stater 进行DIY示波器进程：https://www.eeworld.com.cn/zhuanti/20100703altera/20100703altera.html信号板及人机界面板打样归来，上图; 莫恩 DIY/开源硬件专区

EEWORLD大学堂----无线网络协议: 无线网络协议：https://training.eeworld.com.cn/course/372; zhangjianee RF/无线

论坛升级得不错哦！: 论坛升级的不错哦！大家来谈谈对论坛的建议？show your dieas！[[i] 本帖最后由 open82977352 于 2008-4-10 10:14 编辑 [/i]]; open82977352 为我们提建议&公告

选择ASIC、FPGA和DSP的重要准则5: [font=宋体]附加功率[/font][font=宋体]功率为组件完成指定功能的功率利用率。[/font][font=Times New Roman] ASIC[/font][font=宋体]组件的设计通常透过最佳化以提供卓越的功率（用电）性能。但大多数可程序组件的功率大小将随组件利用率和频率频率的增加而急剧成长，因此在衡量整体设计的功率分配时，必须考虑这一因素。[/font][font=Tim; yyy FPGA/CPLD

Hercules DIY 五：对中断的疑感: [b]Hercules DIY 五：对中断的疑感[/b]按照计划这周应是解决程序，由于我的项目是报警器我想用管脚中断最好，但是我找遍了例程，也没看到一个中断的例程。而我想让管脚中断，在HAL里已经设完并生成代码。但我用仿真无论如何也进入不了中断。而且生产的中断函数的定义让我感到疑感我的主函数如下：/* Include Files */#include "sys_common.h"#include; ddllxxrr 微控制器 MCU

小功率mi-ni电脑插电时，偶然不能开机: 在小功率电脑开机时，先插入Adapter，在按开机键，怎么有时会开不了机？是电源问题吗？高手帮忙给点意见，谢谢！！！！; wuyanhui037 电源技术

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved