When designing for a flexible FPGA configuration solution, one important factor to consider is how to update the FPGA bitstream in-system. For a PROM-based, FPGA configuration solution, the FPGA bitst
相信不少人都调试过吧！那个忙检测到底怎么实现，读时序是怎么样的，主要是 E 脚的时序，所以我现在都是用一段delay来了事，看过厂商的文档了觉得有错误，他的时序图和后面的文字描述以及后面的示例代码好像有矛盾。文档上说，E下降沿开始读，时序图却又不像！网上大部分的资料有说高脉冲的，也有上升开始读的，我都试过了，干脆就用delay了事了！那厂叫金鹏，我买的型号是OCMC2X16Acheck_busy:
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论