IP核规范二：接口与外设IP核规范-嵌入式系统理论与技术武汉科技大学-EEWORLD大学堂

课程介绍

相关标签：嵌入式 CPU RTOS

嵌入式系统是根据应用的需要，对软硬件进行裁剪，从而满足定制要求的专用计算机系统；是先进的计算机技术、半导体技术、电子技术和各个行业的具体应用相结合后的产物。而随着半导体技术的发展，摩尔定律将会在十年内继续有效，这表明芯片的集成度将进一步提高；在性能得到提升的同时，芯片面积和价格也在不断降低。这就使得嵌入式系统的应用范围进一步扩大，几乎所有的产品都可以进行芯片的集成，这种现象被称为“消失的计算机”（Disappearing Computer），意味着嵌入式系统将是无处不在的。

猜您喜欢

推荐帖子

IAR430问题: IAR430中，不同的.c文件应该怎么相互包含; 风雨路微控制器 MCU

开机自动运行问题: 我现在要实现开机自动运行一个小程序，但是按照网上给的步骤1.将MyApp.exe复制到目录D:\WINCE420\PUBLIC\XSBase255_test\RelDir\XSBASE255_ARMV4Release下；2.修改MyWinCE工程的project.bib文件，在FILESSection添加MyApp.exe$(_FLATRELEASEDIR)\MyApp.exeNKH3.创建快捷方; pipiwo 嵌入式系统

如何读懂压敏电阻规格书？从相关术语到元件选型: 问：压敏电阻规格说明压敏电阻是非线性双向电压依赖型保护器件，具有相对较高的瞬态电流和能量等级（反应时长为纳秒至毫秒等级）。压敏电阻的快速反应时间用于防止电子电路出现电压瞬变、电压浪涌、电压尖峰、过电压事件和ESD。压敏电阻通常用于电路前端的输入线路，有时也用于电路后端的输出线路。压敏电阻是常开型器件，直至过压发生，在这种情况下，压敏电阻以指数级速度降低电阻的方式来钳制电压。因为大多数过电压情况电压; Jacktang 电源技术

FPGA异步时钟设计中的同步策略: [b]1 引言[/b]基于FPGA的数字系统设计中大都推荐采用同步时序的设计，也就是单时钟系统。但是实际的工程中，纯粹单时钟系统设计的情况很少，特别是设计模块与外围芯片的通信中，跨时钟域的情况经常不可避免。如果对跨时钟域带来的亚稳态、采样丢失、潜在逻辑错误等等一系列问题处理不当，将导致系统无法运行。本文总结出了几种同步策略来解决跨时钟域问题。[b]2 异步设计中的亚稳态[/b]触发器是FPGA设计; eeleader FPGA/CPLD

这里有用DM368的吗: 如题，有没有在用TI的DM36X; sividi01 DSP 与 ARM 处理器

Helper2416-42——Git@OSC使用笔记: [i=s] 本帖最后由 yuanlai2010 于 2014-9-12 08:37 编辑 [/i][align=center][font=楷体, 楷体_GB2312][size=5][b]Git@OSC使用笔记[/b][/size][/font][/align][align=center][color=red][font=华文楷体][size=14pt]参与Helper2416开发板助学计划心得[; yuanlai2010 嵌入式系统

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / 嵌入式系统理论与技术武汉科技大学 / IP核规范二：接口与外设IP核规范

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

大学堂