嵌入式软硬件裁剪原则-嵌入式系统理论与技术武汉科技大学-EEWORLD大学堂

课程介绍

相关标签：嵌入式 CPU RTOS

嵌入式系统是根据应用的需要，对软硬件进行裁剪，从而满足定制要求的专用计算机系统；是先进的计算机技术、半导体技术、电子技术和各个行业的具体应用相结合后的产物。而随着半导体技术的发展，摩尔定律将会在十年内继续有效，这表明芯片的集成度将进一步提高；在性能得到提升的同时，芯片面积和价格也在不断降低。这就使得嵌入式系统的应用范围进一步扩大，几乎所有的产品都可以进行芯片的集成，这种现象被称为“消失的计算机”（Disappearing Computer），意味着嵌入式系统将是无处不在的。

猜您喜欢

推荐帖子

请教CPLD/FPGA时钟的问题: 当前CPLD的时钟输入用的是3.3V供电的TCXO，不知道凭高手的经验来看，会不会出问题？TCXO说输出峰峰值0.8V，还在一定的负载的前提下，真是心里没底。顺便告诉小弟一下在选择CPLD和FPGA是如何去处理输入时钟的问题？对输入时钟的幅度有没有比较高的要求？谢谢！！！; eeleader-mcu FPGA/CPLD

【AT-START-F403A测评】1. 环境搭建（含所需的全部文件 + Stdlib精简版）: 【AT-START-F403A测评】1. 环境搭建（含所需的全部文件 + Stdlib精简版）国庆期间收到板子，先把环境准备一下，出乎意外地顺利，赞一个。资源都在官网，很容易找到：http://www.arterytek.com/cn/product/AT32F403A.jsp#Resource环境搭建分三步：1. 装ATLINK驱动：见附件里文件夹 01-AT-Link_V1.4.32. 装KE; mig29 国产芯片交流

串口调试台工具（V1.11），支持uboot、vivi、dnw、gprs等: http://bbs.2@1ic.com/icview-128714-1-1.html; lfc311 嵌入式系统

大赛安排: [i=s] 本帖最后由 paulhyde 于 2014-9-15 09:19 编辑 [/i]:lol; dy321.love 电子竞赛

【Altera SoC体验之旅】+ 移植LINUX系统+示波器界面: 【Altera SoC体验之旅】+ 移植LINUX系统+示波器界面制作; luweixuancl FPGA/CPLD

晒WEBENCH设计的过程+2串3并LED电源设计: 目前的设计中，需使用2串3并的LED，所以使用WEBENCH设计一个2串3并LED电源作为参考。首先打开WEBENCH，选择LED设计，在界面中选择LED，并输入设计的参数。列出所有设计，选择第一项，点击开始设计。可以得到设计结果，查看设计文件。很简单的几步，结果可以作为设计时的参考。; 闲云潭影模拟与混合信号

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / 嵌入式系统理论与技术武汉科技大学 / 嵌入式软硬件裁剪原则

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

大学堂