• 本课程为精品课,您可以登录eeworld继续观看:
  • 高阶系统稳定性分析基本原理
  • 登录
课程介绍
相关标签: 自动控制 PID 模糊控制
本课程主要介绍经典控制理论、智能控制理论以及相关实验,共包含11个章节。通过课程教学达到以下目标:
(1)使学生掌握经典控制理论、智能控制理论的基本概念与实验原理,掌握时域和频域中常用的计算方法与分析方法。
(2)使学生理论联系实际,通过MATLAB编程,进行实验算法的设计,独立完成仿真实验

(3)使学生了解自动控制技术与人工智能、智能制造等其他学科的关系,将自动化技术与其他新兴技术相结合,促进国家智能化发展。

课件https://download.eeworld.com.cn/detail/%E6%9C%A8%E7%8A%AF001%E5%8F%B7/608428

推荐视频

    猜您喜欢

    推荐帖子

    单片机应用系统设计技术
    单片机应用系统设计技术
    wangwei20060608 单片机
    汽车ABS系统的使用维护1
    汽车防抱死制动系统(ABS)是在常规制动装置的基础上研究发展起来的一种机电一体化的新型制动系统,其结构、使用、维护等都有其特点。虽然ABS系统的型号繁多,结构又比较复杂,但其使用维护大体相同。无论是使用维护哪种ABS系统,均应注意以下几个问题。一、注意清洁1.为保证维护质量,应保持维修场所和拆卸下来的零件清洁干净,防止脏物尘埃进入压力调节器或制动管路中。2.保持电子控制器以及线束插接器清洁干净,防
    frozenviolet 汽车电子
    电子药盒提醒器方案
    求助有没有朋友做过电子药盒提醒器方案的,现在选型单片机,带LCD驱动的,一个时钟功能,加一路蜂鸣器。上图是客户提供的样品,现在需要这个成熟方案,如果没有现成方案的话就自己开发,开发需要选一个价格便宜的单片机,有没有推荐的型号,谢谢各位
    眼大5子 单片机
    关于综合中出现latch的问题
    在综合中,发现状态机里综合出了latch,是因为FSM里面有段组合逻辑的always块里有一句A_state=A_state,但是设计里好像又必须保存状态。这样就会综合出latch。请问大家这个latch怎么处理?是一定不能出现latch么? 还是怎么进行latch的时序检查?而且这个latch的时钟端是信号控制,不是时钟控制。
    eeleader FPGA/CPLD
    allegro16.6命令自动切换
    在allegro16.6使用时,本来是idle状态,选中某个元件或者信号线之后,就会自动切换到Move或者add connect、slide等一些命令,这是为什么?感觉这样好不方便,比如我选中一个元件只想看看他的属性或者位置,然后鼠标稍微一动就会改变他的位置了。。。。。求解
    一战到底 PCB设计
    FPGA/CPLD数字电路设计经验分享
    摘要:在数字电路的设计中,时序设计是一个系统性能的主要标志,在高层次设计方法中,对时序控制的抽象度也相应提高,因此在设计中较难把握,但在理解RTL电路时序模型的基础上,采用合理的设计方法在设计复杂数字系统是行之有效的,通过许多设计实例证明采用这种方式可以使电路的后仿真通过率大大提高,并且系统的工作频率可以达到一个较高水平。关键词:FPGA 数字电路 时序 时延路径 建立时间 保持时间1 数字电路设
    frozenviolet 汽车电子

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved