- 本课程为精品课，您可以登录eeworld继续观看：
- 利用拉氏变换求解控制系统的微分方程
- 登录
- 时长：16分52秒
- 日期：2020/08/11
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
器件基础——电容自谐振频率对选型的影响
- [i=s] 本帖最后由 普拉卡图 于 2022-6-22 15:35 编辑 [/i]可能有人会觉得，在频率比谐振频率高一点的时候，电容都成感性了，都不是电容了，所以不能让噪声的频率大于电容的谐振频率。其实这是错误的，去耦就是要选阻抗低的，阻抗低，在电容上产生的电压波动就小，也就是噪声会小。-------------------------网上一位大佬关于电容选择的描述在网上看到这样一段关于电容选择
-
普拉卡图
模拟电子
-
Modesim错误
- 编译完，启动仿真后就出现这种错误。# Reading C:/altera/10.0/modelsim_ase/tcl/vsim/pref.tcl # do vga_nios_run_msim_rtl_vhdl.do # if {[file exists rtl_work]} {#vdel -lib rtl_work -all# }# vlib rtl_work# vmap work rtl_wor
-
eeleader
FPGA/CPLD
-
关于抢楼结果。。。。。。
- :surrender:五天过去了。。。。。。[url=https://bbs.eeworld.com.cn/thread-440397-1-1.html]ZRtech嵌入式联合EEWORLD送福利啦！[/url]抢楼的最新消息还是木有。。。。。。。这是我第一次抢到的啊。。。。。。:time:怎么现在还没有消息呢？？？:surrender:我抢到了100楼，应该是抢的最快的那个了。。。。。。其他兄弟
-
High哥
FPGA/CPLD
-
ISE 全局时钟缓冲问题
- module count4(out,reset,clk);output[1:0] out;input reset,clk;reg[1:0] out;wire clkin;always @(posedge clkin)beginif (reset)out<=0; //同步复位elseout<=out+1'b1; //计数endmydcm mydcm(.CLK_IN1(clk),.CLK_OUT1(c
-
zhuxinyu2008
FPGA/CPLD
-
TMS320F28069 OTP如何使用
- 我使用了TMS320F28069 的OTP 位址為 0x3D7800 - 0x3D7BFF可以讀取,也可以寫入,可是就是沒辦法清除回至0xFFFF我使用 Flash_Erase(,&FlashStatus) 是找不到OTP清除的方式我查看了他的文件,OTP是沒辦法清除的嗎?....還是有其他的清除方式如果要用Flash的記憶體去作E2P的功能,再燒寫程式時又會被清除
-
cwapt123
微控制器 MCU
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论