本课程为精品课，您可以登录eeworld继续观看： 利用matlab演示典型控制环节的阶跃响应 登录
时长：20分1秒
日期：2020/08/11
收藏视频 上传者：桂花蒸
去评论
推荐帖子
●嵌入式linux入门首选，项目实战体验！
你是否想进入嵌入式高薪领域，却感觉无从下手？你是否在看书、查资料、论坛提问中缓慢而吃力的前行？时间便是成本！学习的路上，我们更需要专家系统的指引，这样会事半功倍！华清远见—嵌入式Linux入门实战免费体验日，一天的时间，解决您的烦恼，绝对超值的回报！[b]优势/特色：[/b][color=#0000FF][/color]● 内容，传授最系统，最实用的技术，课程内容丰富！● 实践，教您完整的嵌入式开
rcp2003
跪求！声音定位系统的设计方案！有论文更好（附图）谢谢各位大侠了 急用！！
[i=s] 本帖最后由 paulhyde 于 2014-9-15 09:09 编辑 [/i]有的麻烦您发到我邮箱[email=buqingyu8248178@yahoo.com.cn]buqingyu8248178@yahoo.com.cn[/email]谢谢各位了！[[i] 本帖最后由 open82977352 于 2010-2-2 10:48 编辑 [/i]]
06990211
06月04日 进度汇报帖，修改了原理图中几个问题
检查了十分钟,发现了三个错误,可能是设计得太仓促,作了修改[font=Times New Roman]1.[/font][font=宋体]单片机的[/font][font=Times New Roman]P0[/font][font=宋体]口无内部上拉电阻[/font][font=Times New Roman],[/font][font=宋体]所以将原来键盘的下拉电阻改成上拉的接法[/font]
莫恩
【FPGA设计小技巧】同步设计的关键
从下面的两个电路可以看出同步设计的关键所在第一个图：同步设计的电路结构：对应的VHDL 程序可以表示如下：signal Counter: std_logic_vector(1 downto 0);process(Clk)beginif rising_edge(Clk) thenif INPUT=‘1’ and Counter/=“11” thenCounter = Counter + 1;end
eeleader
完成课时学习+
Linux开发
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
