• 本课程为精品课,您可以登录eeworld继续观看:
  • 继往开来:RegionBoost
  • 登录
课程介绍
相关标签: 数据挖掘
本课程完整覆盖数据挖掘领域的各项核心技术,包括数据预处理、分类、聚类、回归、关联、推荐、集成学习、进化计算等。强调在知识的广度、深度和趣味性之间寻找最佳平衡点,在生动幽默中讲述数据挖掘的核心思想、关键技术以及一些在其它相关课程和教科书中少有涉及的重要知识点。本课程适合对大数据和数据科学感兴趣的各专业学生以及工程技术人员学习,不追求纯粹的理论推导,而是把理论与实践有机结合,让学生学到活的知识、有用的知识和真正属于自己的知识,特别是数据分析领域的研究方法和思维方式。
推荐视频

    猜您喜欢

    推荐帖子

    一个女程序员的心酸和无奈
    一个女程序员的心酸和无奈说实话,真的累了。    拼命再拼命,努力再努力,和男人们一起摸爬滚打,熬夜加班到凌晨,身心疲惫。    偶尔被关心,也会装作坚强的一笑,连声说没事儿,程序界里无男女。    和项目经理暗战了几万回合,终于熬到了主管的地位。却要时时提防甚至镇压小字辈的程序员。    偶尔从一堆堆方案中抬头,看着软件园里并不晴朗的天空,会想,怎么自己就学理了呢?怎么就学会勾心斗角了呢?怎么就
    tiankai001 聊聊、笑笑、闹闹
    启动代码
    这段代码谁能解释一下是什么意思?IF :DEF:__MICROLIB EXPORT __initial_sp EXPORT __heap_base EXPORT __heap_limitELSEIMPORT __use_two_region_memory EXPORT __user_initial_stackheap __user_initial_stackheapLDR R0, = Heap_M
    xinbako stm32/stm8
    FPGA DCM时钟管理单元的理解
    看Xilinx的Datasheet会注意到Xilinx的FPGA没有PLL,其实DCM就是时间管理单元。-----------------------------------------------------[b]DCM概述[/b]DCM内部是DLL(Delay Lock Loop(?)结构,对时钟偏移量的调节是通过长的延时线形成的。DCM的参数里有一个PHASESHIFT(相移),可以从0变到
    sadlife1000 FPGA/CPLD
    TI 电子设计竞赛之---电赛用的TI元件对照表
    TI 电子设计竞赛之---电赛用的TI元件对照表[[i] 本帖最后由 qwqwqw2088 于 2013-7-11 23:13 编辑 [/i]]
    qwqwqw2088 模拟与混合信号
    ADC0和ADC1分别采样信号,中断怎么写?【LM3S】
    ADC的基址是分别ADC0_BASE和ADC1_BASE,还是统一写ADC_BASE,另外中断是两个模块的都得写还是写一个就行了,这几天调程序调的都有点晕了,还望老师们指点指点。
    喜鹊王子 微控制器 MCU
    CAM培训手册
    实用资料---CAM培训手册
    frozenviolet 工业自动化与控制

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved