• 本课程为精品课,您可以登录eeworld继续观看:
  • ROM-IP核的调用(一)
  • 登录
课程介绍
相关标签: FPGA
【野火】FPGA系列教学视频,真正的手把手教学,从0开始
基于硬件:完全配套野火FPGA征途系列开发板:征途Pro/MiNi开发板,2款开发板板载的硬件资源不同,视频兼容。
显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    分享TI10-MSP430的spi通信程序
    [font=Tahoma][size=4]SPI 总线系统是一种同步串行外设接口;是一种高速的,全双工,同步的通信总线,并且在[/size][/font][font=Tahoma][size=4]芯片的管脚上只占用四根线,节约了芯片的管脚,同时为PCB 的布局上节省空间,提供方[/size][/font][font=Tahoma][size=4]便,正是出于这种简单易用的特性,现在越来越多的芯片集
    37°男人 微控制器 MCU
    ADI有奖下载活动之25:ADI汽车传感器和传感器接口解决方案
    [size=3][b]【活动日期】[/b]:即日起-7月31日[/size][size=3][b]【活动详情】[/b]:[/size][url=https://www.eeworld.com.cn/huodong/ADI-25/index.php][size=3][b]https://www.eeworld.com.cn/huodong/ADI-25/index.php[/b][/size][/u
    EEWORLD社区 ADI参考电路
    VHDL中除法使用错误。求指教
    vhdl语言的问题,用FPGA串口接受到一串数据,然后用这一串数据除以256,并将余数取出来。再用64除以这一个余数。为什么会出错呢?原因好像是两端都要是实数。下面程序中 h_pixel是串口接受的数据。some_level是常数256。程序代码如下:RTR_int:= h_pixel/some_level;--多少像素一阶RTR_rec:=h_pixel rem some_level; --余数
    jinghong21 FPGA/CPLD
    FPGA/CPLD中常见模块设计精华集锦
    [backcolor=white][/backcolor][table=98%][tr][td][backcolor=white][b]一、智能全数字锁相环的设计[/b]  1 引言  数字锁相环路已在数字通信、无线电电子学及电力系统自动化等领域中得到了极为广泛的应用。随着集成电路技术的发展,不仅能够制成频率较高的单片集成锁相环路,而且可以把整个系统集成到一个芯片上去。在基于FPGA的通信电路中,
    星星之火红 FPGA/CPLD
    求助__基于at89c51的可燃性气体报警器毕业设计
    快来帮帮我吧!!基于at89c51的可燃性气体报警器毕业设计,,谁有发给我...谢了..我的邮箱:myangle_miao@163.com
    lmhp 51单片机
    <<<<<<<<<<<<<请问wince下要自己写一些驱动吗?>>>>>>>>>>>>>>>>>
    我现在的ARM设备要增加一些外围设备,通过IO口,看来是要写一些驱动了,具体怎么搞不知道,请高手指教!!!
    liangmin022 WindowsCE

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved