• 本课程为精品课,您可以登录eeworld继续观看:
  • FIFO-IP核的调用(一)
  • 登录
课程介绍
相关标签: FPGA
【野火】FPGA系列教学视频,真正的手把手教学,从0开始
基于硬件:完全配套野火FPGA征途系列开发板:征途Pro/MiNi开发板,2款开发板板载的硬件资源不同,视频兼容。
显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    有没有参加今年全国大学生电自设计大赛的阿!
    找点各个省的题目看看的!
    hushaoxin 聊聊、笑笑、闹闹
    安装EVC导致系统启动很慢如何解决?
    我这台电脑有点郁闷,安装EVC只有 每次启动很久才进入桌面,右下角,老是有个什么visual emulator 阻止系统加载的汽包提示。EVC倒是能正常使用,我把EVC卸载了,这个东西还是会弹出来,启动还是很慢,请问有什么办法,彻底删除这个东西?
    dingjp 嵌入式系统
    一周精彩回顾:2017.2.20~2017.2.26
    [size=3]:pleased:大家早上好,又到了我们一周精彩回顾的时间拉~废话不多说,赶紧来看看这周都有些什么样精彩的好内容吧!![color=#ff0000][b]精彩好帖推荐:[/b][/color][url=https://bbs.eeworld.com.cn/thread-520751-1-1.html]EETALK:关于单车共享,你怎么看?[/url][/size][quote][s
    okhxyyo 聊聊、笑笑、闹闹
    在规则中改了一下线宽。板都绿了,怎么才能先画条0.5宽的线
    在规则中改了一下线宽。板都绿了,怎么才能先画条0.5宽的线
    free小斌 PCB设计
    双口RAM读写
    环境:WINCE 5.0工具:EVC 4.0总线:ISA请问除了使用WINDRIVER等第三方工具,是否可以访问ISA板卡的双口RAM?
    lingjian1026 嵌入式系统
    关于critical warning的问题
    最近程序里出现了一个严重警告,但是不知道存在多大的风险,跪求大神解答。Critial Warning: output pin"LVDS_C"(external output clock of PLL "pll1:inst12|altpll:altpll_component|pll1_altpll:auto_generated|pll1") uses I/O standard 3.3-v LVCOM
    3008202060 FPGA/CPLD

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved