datasheet

大学堂

您的位置：EEWORLD大学堂 / 电路基础 / 微电子器件与IC设计（华中科技大学） / 第四章 第三讲

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 第四章 第三讲
  • 登录
课程目录课程笔记
课程介绍
相关标签： 集成电路 微电子 IC
通过本课程的学习，使学生掌握现代微电子器件及集成电路设计的基本理论。熟悉半导体器件的实际结构、工作原理、基本特性与应用；认识器件宏观特性与微观结构参数之内在联系；了解集成电路的构成、工艺及其设计方法、步骤、规则以及计算机辅助设计系统，特别是单元电路的原理与版图设计；使学生具备现代微电子器件及集成电路设计的理论基础，掌握设计的基本方法。
显示全部 ↓
推荐视频

用户评论

暂时无评论

猜您喜欢

推荐帖子

关于“压采”，能做的项目征集
关于“压采”，能做的项目征集，大家帮忙想想，都能做点儿啥啊，服务三农，造福后代，吼吼，说的有点空了。。。最近冀州政府大力支持此类项目，也想搞搞什么滴，大家帮帮忙哇
aibing 创意市集
再谈DSP的模块化编程
[i=s] 本帖最后由 平湖秋月 于 2015-5-23 10:49 编辑 [/i]现在网络上和市面上可见到的书以及帖子大多采用TI提供的例程模式，这样给程序编程增加一定的工作量，因为每个程序那些TI提供的函数库，都得一个个的添加实在麻烦也没有必要，或许自建一个文件夹把这些东西都拷贝到里面，以后编写程序只需把这些劳什子复制到工程里就得！如图所示：
平湖秋月 微控制器 MCU
为什么TI C6000需要Cache？
大容量的存储器（如DRAM）访问速度受到限制，一般比CPU时钟速度慢很多；小容量的存储器（如SRAM）能提供快速的访问速度。因此很多高性能的处理器都提供分层的存储访问架构。如图3所示，左右分别是平坦式存储器架构和2层cache的多层存储架构。在左边的架构中，即使CPU能运行在600MHz，但由于片内/片外存储器只能运行在300MHz/100MHz，CPU在访问存储时需插入等待周期。图3 平坦式和层
Aguilera DSP 与 ARM 处理器
eeworld 发错帖子怎么删
[i=s] 本帖最后由 六度分离xia 于 2015-3-23 17:51 编辑 [/i]eeworld 发错帖子怎么删
六度分离xia 为我们提建议&公告
【设计工具】《算术逻辑部件设计》（中文）
这篇文章主要介绍寄存器级的算术逻辑部件设计，适合集成电路设计人员参考。大家可以先看看这篇文章的后记，以便对这篇文章的主题有所了解。
GONGHCU FPGA/CPLD
求推荐BUCK芯片，300V稳压到100V
想做一个稳压电路，稳压到100V，输入工频220V，首先进行整流，然后采用非隔离BUCK电路，反馈控制，进行稳压设计，输出功率为20W.求各位前辈推荐芯片，感激不尽。
Sheldon66 电源技术

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

完成课时学习+分/次

 
EEWorld订阅号

 
EEWorld服务号

 
汽车开发圈

 
机器人开发圈

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关： 汽车电子 智能硬件

北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved