• 本课程为精品课,您可以登录eeworld继续观看:
  • 差分放大电路(续)
  • 登录
课程介绍
相关标签: 电子 电工
现代控制及数字技术的快速发展,使先进的电气控制与信息系统成为几乎所有非电工程领域重要的技术支撑。渴求认知电气信息系统应用要点和基本技术的未来的非电工程师们,来学习这门课程吧!她将带领大家分享构建起电气信息系统整体知识框架的愉悦,收获“感性认知”和“我来设计实现”的实验过程的快乐。

显示全部 ↓
推荐视频

    用户评论

    祯瑞烨林
    又发现一优质学习平台。
    2022年06月08日 23:06:42回复|(1)

    猜您喜欢

    推荐帖子

    【设计工具】赛灵思(Xilinx)最新工具更新信息
    全新设计的PlanAhead™用户界面和IP套件提高了SoC设计组全线产品的工作效率,并有助于向着真正的即插即用IP发展,即插即用IP的目标对象是Spartan-6、Virtex-6 和7系FPGA,包括业界领先的两百万逻辑单元的Virtex-7 2000T设备及其两百万个逻辑单元。PlanAhead设计和分析工具:Xilinx进一步提升了PlanAhead的图形用户界面(GUI),为
    sdjntl FPGA/CPLD
    铺铜问题
    [i=s] 本帖最后由 大发明家 于 2017-3-6 18:22 编辑 [/i]看图,覆铜0.0,初始焊盘网络无网络,1次改变:改变焊盘网络为0.0,铺铜,正确2次改变:焊盘网络为[color=#ff0000]无网络[/color],铺铜0.0,[color=#00ff00]无网络的也连接了[/color],问题来了3次改变 :然后重启ad软件再次[size=14px]改变焊盘网络为[/size
    大发明家 PCB设计
    看一下这两个warning有没有影响
    WARNING:Cpld:310 - Cannot apply TIMESPEC TS1000 = PERIOD:PERIOD_sysq.Q:0.000 nS because of one of the following: (a) a signal name was not found; (b) a signal was removed or renamed due to optimizatio
    eeleader FPGA/CPLD
    现在发帖是不是不支持批量上传图片了
    现在论坛发帖好像一次只能传一张图片,图片比较多的时候就不太方便。记得以前是可以批量上传的,一次可以选多个文件后一起上传。
    dcexpert 为我们提建议&公告
    STM32在未烧程序之前一直复位,无法下载程序
    最近公司帮做了一个变频器的方案。做板40张,我司做了41张。在程序什么搞定后,就来调试,其实调试 很顺利,40张样板张有那个3 或4张控制板有问题,其中两张板问题找了一天那样才发现。可能是我太菜了,工作经历不够,今年才毕业的。废话少说,说说问题吧控制板病症如下:控制板上电正常,复位脚高电平3.3V正常。插上JTAG,烧写。出错了has no device the target dll has ca
    suse_lj stm32/stm8
    关于发送FIFO的中断问题!
    按照周立功关于基于外设驱动库的例程和它里面的解释,假如我设置发送FIFO的深度为2/8,那么在FIFO里面的数据剩下到2个的时候(应该是4个字节吧?不过这没有什么关系)产生中断,然后在中断函数里面再进行填充FIFO,这样可以减少中断次数,主要涉及程序为下面两个函数:// 填充发送FIFO(填满FIFO之后就退出,不会等待)void TxFIFOFill(void){ char c;for (;;)
    eeleader 单片机

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved