- 本课程为精品课，您可以登录eeworld继续观看：
- Morphological image processing（二）
- 登录
- 时长：20分25秒
- 日期：2021/06/27
- 收藏视频
- 上传者：老白菜
- 去评论
推荐帖子
-
Webench 设计有奖活动等你来参与！
- [align=left][color=#000]只要简单输入您的功率要求，Duang! 短短几秒内就可以完成定制的电源、照明、滤波、时钟和传感设计。[/color][/align][align=left][color=#000][color=rgb(205, 23, 31)][url=http://www.ti.com.cn/lsds/ti_zh/analog/webench/overview.p
-
eric_wang
TI技术论坛
-
EDK的概念(轉貼)
- EDK的概念(轉貼)2010-05-04 20:08 EDK=Embedded Development Kit，嵌入式开发套件。 EDK是xilinx公司开发嵌入式系统的工具。比起xilinx的ISE，二者不同在于，如果仅仅是使用xilinx的fpga做逻辑设计，只需要ISE开发环境。但是如果要使用power pc或者microblaze处理器，从硬件到软件设计的整个嵌入式系统设计，就需要ED
-
wing0127
嵌入式系统
-
关于RS(255,239)编解码器的时钟频率问题
- 我现在要做一个RS(255,239)编码器,遇到一个难办的问题: RS(255,239)的信息元个数为239,码字长度为255个码元.也就是说编码器输入239个码元(239个8位二进制数)后要输出255个码元(255个8位二进制数). 那么这就要求编码的时钟速率是输入数据速率的255/239倍. 然而FPGA的IP Core做不出255/239的分频比,所以只好用稍大于255/239的值(只能大不
-
beastest
嵌入式系统
-
如何滤掉这样的脉冲波，请大虾指点一二（附图）
- 图中每两个脉冲之间的间隔是25us，每个脉冲放大开来是一个阻尼震荡的一个波形。[align=center][img]http://bbs.21ic.com/upfiles/img/20079/2007915134154613.jpg[/img][/align]
-
还我今生
模拟电子
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论