-
- 视频加载中。。。
- 时长：5分50秒
- 日期：2022/01/27
- 收藏视频
- 上传者：Lemontree
- 去评论
推荐帖子
-
Verilog四比特计数器代码
- `timescale1ns/100ps module counter (inputclk,inputrst_n,outputreg [3:0]counter);always @(negedge rst_n or posedge clk) beginif (!rst_n) begincounter <= 4'b0;endelse begincounter <= counter+4'b1;end en
-
清风揽月shine
FPGA/CPLD
-
LSD-FET430UIF接线图
- 1，下面说明利尔达msp430仿真器的接线图（两线）：2，接线说明如下图：如果仿真过程中目标板不加供电电源，将由 FET 提供电源，这是应将 JTAG 的 2脚与目标板上 MSP430 芯片的 VCC 相连，电源将从 JTAG 的第 2 脚提供给 MSP430。如果仿真的过程中目标板是由外部提供电源， 请将 JTAG 插座的 4 脚与目标板 MSP430 芯片的 VCC相连。JTAG的第2, 4脚
-
灞波儿奔
微控制器 MCU
-
抢楼啦！一波儿精品教程来袭，评论转发教程有礼！为2019国赛打气助力~
- 活动时间：即日起8月4日今年TI又为参与电赛的学子们提供了品类丰富的开发板，我们也根据开发板的类型，以及电赛必需的知识点为大家总结了一些用得上的视频教程。让我们一起来为电赛预热，互相打气助力，现在观看并分享你喜欢的教程到朋友圈就有机会赢得精美里礼品哟。活动介绍：如何参与：1、点击进入2019国赛TI赞助板卡相关视频教程整理，任选喜欢的课程进行观看，并将喜欢的课程分享至朋友圈（点击此处查看如何将视频
-
EE大学堂
电子竞赛
-
FPGA中的有符号数的比较
- 在FPGA中，有符号数怎么比较，什么是二进制补码，对于AD输出是有符号的数，怎么表示？
-
shuijingqihuan
FPGA/CPLD
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
