本课程为精品课，您可以登录eeworld继续观看： stm32机械臂 - USB调试准备 登录
时长：20分51秒
日期：2022/01/27
收藏视频 上传者：Lemontree
去评论
推荐帖子
【每周讨论】C语言简单问题-但是你不一定能回答正确-0829
#include stdio.hint main(){char *p="abcdef"; //很多书上说：p在栈，“abcdef”在数据区p[2]='W';printf(p);getchar();return 0;}这个程序编译通过，但是问什么程序运行会出错？另一个：#include stdio.hint main(){char s[]="abcdef";//s在栈，“abcdef”在数据区s[2
wanghongyang
理想半导体项目落户江苏，2024年正式投产
据悉，高端电动车品牌理想汽车功率半导体研发级生产基地正式将落户于江苏省苏州市高新区。该项目将于2022年6月中旬启动厂房建设，年内竣工后进入设备装调，预计2023年5月启动样品试制，2024正式投产后，将逐步形成年产240万只半桥生产能力。据悉，此次理想落户的项目是由理想汽车与国内半导体龙头企业三安光电共同出资组建苏州斯科半导体公司，主要专注于第三代半导体碳化硅车规芯片模组的研发及生产。是针对第三
stm32f103vct6
ModelSim ** Warning: (vsim-3016) 问题解决不了
本人是初学，想设计一个FFT模块，涉及到流水线，所以给lpm_mult增加了clock引脚，不过使用ModelSim[url=http://bbs.elecfans.com/zhuti_proteus_1.html]仿真[/url]却产生了如下的警告，并且波形显示不出来。** Warning: (vsim-3016) D:/Verilog_Exam/FFT/core/mult.v(60): Por
perphi83
关于xilinx ise的优化问题
前些天调了一个算法，其中用移位做乘法，出错，用chipscope观察，结果fpga将我定义的signal的第一位给优化掉了，但是这个signal在后面的算法中有用到，结果直接导致功能失败。具体信息如下：data_length3(13 downto 7)=ff_quotient(6 downto 0);data_length3(14 downto 14)="0";data_length3(6 dow
eeleader-mcu
引脚电平变化中断PCINT8不起作用，试了N多种方法
ATMEGA169的引脚中断不起作用！强烈质疑ATMEGA169PA ![[i] 本帖最后由 gh131413 于 2013-12-9 15:45 编辑 [/i]]
gh131413
综合技术交流
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论