- 本课程为精品课，您可以登录eeworld继续观看：
- 滞回比较器、迟滞比较器是如何设计的？回差是什么？
- 登录
- 时长：13分20秒
- 日期：2022/06/27
- 收藏视频
- 上传者：抛砖引玉
- 去评论
推荐帖子
-
vim中verilog/VHDL怎么自动缩进啊？？
- 以前都是用emacs，现在想改用vim了，但是对vim的设置不太熟悉。我在.vimrc中设置了set ai ，但是在编辑verilog/VHDL的时候还是没有办法自动缩进啊，按enter还是定位到行首去了。各位大侠们是怎么设置的verilog/vhdl的自动缩进的哦？？？谢谢。
-
eeleader
FPGA/CPLD
-
基于STM32F030+L6230(FOC5.2库)BLDC电机驱动：程序+原理图+BOM等全部开源分享
- [i=s] 本帖最后由 music_586 于 2018-12-28 21:00 编辑 [/i][align=center][font=Tahoma][size=5][color=#000000]基于STM32F030+L6230(FOC5.2库)BLDC电机驱动：程序+原理图+BOM等全部开源分享[/color][/size][/font][/align][align=center][size=
-
music_586
电机控制
-
成为高手没有仿真器行吗！
- 本人51和AVR是去年才开始学习的，买了开发板学习了一段时间，之后在网上买了个AVRISP下载器才几十块钱,本人觉得做一些小东西用贴片的8脚14脚之类的单片机应该实用些也便宜，毕竟40个脚的插件太贵，就自已画PCB板做做小实验，仿真器听说很贵动则上千，舍不得买，还有一个就是几百行的程序自认为用不着那玩意，后面有个搞单片机的人告诉我：想学好学精单片机必须得买仿真器，呵呵，一直有想但价格的原因都快赶上
-
gh131413
Microchip MCU
-
quartusii 报告问题
- [font=Verdana, Helvetica, Arial, sans-serif]现在有两个问题想请教：1、quartus ii 中low 800mV 85C/0C fast 1200mV 0C是什么意思？2.FPGA IO Timing Parameters或者说相关的时序参数在哪个报告中什么位置能找到呢？[/font]
-
Maxwell_CZH
FPGA/CPLD
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
