[font=宋体][size=9pt][font=Times New Roman][font=宋体][size=9pt][color=#000000][size=4][font=宋体]下面是关于[/font][font=Times New Roman]POWER PCB[/font][font=宋体]内层正负片设置和内电层分割以及铺铜方面的问题。这是我再另一个论坛上看到的,如有错误疏漏指出还请多加
刚开始用Chipscope,所以问题可能比较弱智,我在用ISE8.1建了工程tanslate后,在工程里加了一个.cdc文件,然后编辑触发信号,只加了一个CLK_BUFGP ILA内核输入时钟和一个FD型的信号再tanslate时报这样的错误ERROR:ChipScope: One or more invalid signal connections detected.ERROR:ChipScop