大学堂

上传课程

您的位置：EEWORLD大学堂 / 机器学习/算法 / 机器学习浙江大学 / 人工智能中的哲学道德难题

本课程为精品课，您可以登录eeworld继续观看：
人工智能中的哲学道德难题
登录

课程目录课程笔记

时长：9分37秒
日期：2022/12/21
收藏视频
上传者：老白菜
去评论

课程介绍

相关标签：机器学习 ML

浙江大学机器学习课程

推荐视频

猜您喜欢

推荐帖子

怎么论坛头顶的飞思卡广告点不动？: 怎么论坛头顶的飞思卡广告点不动？如下图[[i] 本帖最后由 vvv9876 于 2011-3-27 23:30 编辑 [/i]]; vvv9876 NXP MCU

用vs2005开发的程序的打包问题: 有一个.exe文件，还有几个文本文件，现在想打个包，不知道该怎么打最好是那种可以和安装程序一样的，打开之后安装，然后就可以使用啊; w19864h 嵌入式系统

偶得以STlink V2.1固件，测试通过，出来嘚瑟一下: 不废话直接上测试结果原固件版本升级后的版本，说明支持在线升级电脑识别到的设备，STlink、串口、虚拟磁盘样样齐全Keil环境下，JTAG模式支持，正常识别目标芯片Keil环境下，SWD模式支持，正常识别目标芯片程序下载无误，支持在线调试附上固件; 通宵敲代码 stm32/stm8

查找表（Look-Up-Table）的原理与结构（FPGA: 一.查找表（Look-Up-Table)的原理与结构采用这种结构的PLD芯片我们也可以称之为FPGA：如altera的ACEX,APEX系列,xilinx的Spartan,Virtex系列等。查找表（Look-Up-Table)简称为LUT，LUT本质上就是一个RAM。目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的16x1的RAM。当用户通过原理图或HDL语言描; eeleader FPGA/CPLD

STM32 GPIO复用问题: 当我将GPIO复用的时候，比如打开TIM1的PWM输出功能，只能设置为复用输出模式GPIO_InitStructure.GPIO_Mode = GPIO_Mode_AF_PP;其对应的管脚PA8 9 10,PB13 14 15管脚就无法用GPIO寄存器来控制了，想拉高拉低都不行啊，事实是这样的吗？STM8就可以这样，既是PWM输出也可以简单的用ODR寄存器来控制IO，不知道有没有办法实现这样的功能; eeacc stm32/stm8

LDO与LC滤波: 问题描述：客户在电源使用中，要求输出纹波尽量小，但是又不想使用LDO。解决方案：可以在DC/DC后端增加LC滤波。下面以TPS84259为例，比较几种配置下的纹波输出情况：1.双输出电容输出情况下：此时纹波21mV。2.采用4输出电容，进一步降低ESR ：纹波有所降低，但是仍然有12mV3. 增加LDO，降低输出纹波：纹波效果非常好，只有3mV4. 输出增加LC, 构成pi型滤波：纹波效果也非常; qwqwqw2088 模拟与混合信号

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

完成课时学习+分/次

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved