课程介绍
相关标签: AI 正点原子
该课程是正点原子2023年全新推出的人工智能与深度学习新系列视频教程!

第1.0讲 本讲内容介绍

第1.1讲 瞄一瞄SDK编译后的目录

第1.2讲 RV1126文件系统分区

第1.3讲 关于开机自启动(上)

第1.4讲 关于开机自启动(中)

第1.5讲 关于开机自启动(下)

第1.6讲 出厂系统设置静态IP地址(上)

第1.7讲 出厂系统设置静态IP地址(下)

第1.8讲 RKMedia框架及其例程介绍

第1.9讲 测试SDK自带RKMedia例程

第1.10讲 编译SDK自带RKMedia例程

第1.11讲 720P和1080P MIPI屏幕的使用

第1.12讲 IMX415和IMX335摄像头的使用

第2.0讲 本讲内容介绍

第2.1讲 小谈RV1126 AI模型部署流程

第2.2讲 正点原子ATK-DLRV1126开发板AI例程介绍

第2.3讲 正点原子AI例程测试开发环境搭建

第2.4讲 编译正点原子AI例程

第2.5讲 基于RockX的AI例程测试

第2.6讲 基于RKNN的AI例程测试

第2.7讲 二维码识别例程测试

第2.8讲 RockX的使用(上)

第2.9讲 RockX的使用(下)

第2.10讲 编译SDK自带RockX例程

第2.11讲 测试SDK自带RockX例程

第2.12讲 编译和测试SDK自带的RKNN例程(上)

第2.13讲 编译和测试SDK自带的RKNN例程(中)

第2.14讲 编译和测试SDK自带的RKNN例程(下)

第2.15讲 如何更新NPU驱动

第2.16讲 入门嵌入式AI有哪些要求
显示全部 ↓
推荐视频

    猜您喜欢

    推荐帖子

    请问这段关于LCD的代码是什么意思?
    不知道是什么意思。LCD_CS,LCD_BIT,LCD_CLK,LCD_COM,LCD_DAT各代表了什么呢?有哪位大虾能解答一下吗?谢谢了#defineLCD_CS0x80 // 1000 0000 GPC7 - VD4#defineLCD_BIT0x40 // 0100 0000 GPC6 - VD5#defineLCD_CLK0x20 // 0010 0000 GPC5 - VD6#defi
    bobowoya 嵌入式系统
    急:VS2005 VC+WM5用ADO联Access编译不了
    我实验《EVC高级编程及其应用开发》利用ADO访问Access数据库的例程namespace MSADOCE{#include}编译错误:e:\program\adoaccess\adoaccess\ADOAccessDlg.h(13) : fatal error C1083: Cannot open include file: 'adoce30.h': No such file or direc
    gonnago1 嵌入式系统
    TI TPS61170升压转换器 配置LED驱动器介绍
    驱动高亮度 LED 的一种方法是对标准升压转换器拓扑进行修改,以驱动恒定电流通过负载。但是,这种实施方法存在一个严重问题,因为 LED 串中出现的开路故障会移除负载电流的通路。由于来自转换器(此时在无反馈情况下工作)的高输出电压,这样可能会对电路造成潜在损坏。本文为您介绍一种简单的健壮开路故障保护方法,其使用一个齐纳二极管和一个电阻器,并且对总效率的影响可以忽略不计。通过将一个高压升压转换器配置为
    qwqwqw2088 模拟与混合信号
    kw4 一坑
    [size=3][/size][size=3]他们说一定要发帖,才看得到呼声。。。[/size]KW4器件不算太新也不算太旧,从发布的文档来看应该是16年9月份就推出了,推出之前很多支持性工作应该就在开展。可3月30号最新出的时钟和引脚配置工具[url=http://www.nxp.com/products/software-and-tools/run-time-software/mcuxpres
    freebsder NXP MCU
    STM32F103VBH6示例程序
    哪位大侠可以给一个STM32F103VBH6的示例程序。网上下了几个,程序直接编译没问题,选32F103VB的芯片型号后就有问题了。提示: cannot open source input file "sys.h": No such file or directory
    fuckee stm32/stm8
    【FPGA(cyclone4)第二期 】 时序与仿真学习2-优化乘法器
    [color=#000][font=Tahoma][size=3]Verilog HDL语言所描述的乘法器是以消耗时钟作为时间单位,反之组合逻辑所建立的乘法器是以广播时间作为事件单位,说简单点是,Verilog HDL语言所描述的乘法器快不快是根据时钟消耗作为评估。[/size][/font][/color][color=#000][font=Tahoma][size=3]策略一:如果被乘数小于乘
    wsdymg FPGA/CPLD

    推荐内容

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved