• 本课程为精品课,您可以登录eeworld继续观看:
  • Efficient Video Understanding and Generative Models
  • 登录
课程介绍
相关标签: tinyML
Have you found it difficult to deploy neural networks on mobile devices and IoT devices? Have you ever found it too slow to train neural networks? This course is a deep dive into efficient machine learning techniques that enable powerful deep learning applications on resource-constrained devices. Topics cover efficient inference techniques, including model compression, pruning, quantization, neural architecture search, and distillation; and efficient training techniques, including gradient compression and on-device transfer learning; followed by application-specific model optimization techniques for videos, point cloud, and NLP; and efficient quantum machine learning. Students will get hands-on experience implementing deep learning applications on microcontrollers, mobile phones, and quantum machines with an open-ended design project related to mobile AI.

推荐视频

    猜您喜欢

    推荐帖子

    管子的散热器到底如何计算?
    [align=left][color=rgb(62, 62, 62)]一、7805 设计事例[/color][/align][align=left][color=rgb(62, 62, 62)]设 I=350mA,Vin=12V,则耗散功率 Pd=(12V-5V)*0.35A=2.45W。按照 TO-220[/color][/align][align=left][color=rgb(62, 62,
    木犯001号 电源技术
    玻璃转子流量计大口径流量的安装注意事项
    玻璃转子流量计大口径流量计由于较重,为避免管道弯曲,必要时可采取加固支承等措施。安装时还需避免转子流量计受过大的拉,压,扭等力。以免产生过大的外力而损坏锥管。根据使用中不同的工况,必要时应在转子流量计的上游安装过滤器,以防杂质玷污,卡塞转子流量计。若流体不稳定有脉动流,为保证转子流量计的良好测量可安装缓冲器,以消除脉动流。转子流量计在使用时,应先缓慢旋开流量计上游管道上的控制阀门,然后用调节阀调节
    cfybhd 传感器
    急寻高手
    我是个用DE2板子的新手,在设计NIOS2核的时候管脚不会配置了。在加入了FLASH后,在原理图编辑环境下编辑的系统,其FLASH的管脚怎么定义?另外要用到外部扩展功能,使用JP1或者JP2,管脚怎么定义?请高手指点!急……
    Andy22 嵌入式系统
    天线增益的计算方法
    [size=4]增益是指在输入功率相等的条件下,实际天线与理想的辐射单元在空间同一点处所产生的信号的功率密度之比。它定量地描述一个天线把输入功率集中辐射的程度。增益显然与天线方向图有密切的关系,方向图主瓣越窄,副瓣越小,增益越高。[/size][size=4][/size][size=4]可以这样来理解增益的物理含义 ------ 为在一定的距离上的某点处产生一定大小的信号,如果用理想的无方向性点
    Jacktang 无线连接
    蓝牙驱动中bthcsr.dll中HCI_SetCallback的调用
    请问一下高手们,HCI_SetCallback在bthcsr.dll中是怎么被调用的呀?没搞出一点头绪,请高手帮忙、指教。
    guqiaoling 嵌入式系统
    问一下verilog移位寄存器的问题
    module test(CLK,STB,DATA,DOUT);input CLK,STB,DATA;output[7:0] DOUT;reg[7:0] DOUT;reg[7:0] shifter;reg[7:0] bufferreg;reg datacoming;reg[2:0] count;//initializeinitialbegincount = 0;datacoming = 0;buff
    lilianglaoding FPGA/CPLD

    推荐内容

    热门视频更多

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved