• 本课程为精品课,您可以登录eeworld继续观看:
  • Course Summary
  • 登录
课程介绍
相关标签: tinyML
Have you found it difficult to deploy neural networks on mobile devices and IoT devices? Have you ever found it too slow to train neural networks? This course is a deep dive into efficient machine learning techniques that enable powerful deep learning applications on resource-constrained devices. Topics cover efficient inference techniques, including model compression, pruning, quantization, neural architecture search, and distillation; and efficient training techniques, including gradient compression and on-device transfer learning; followed by application-specific model optimization techniques for videos, point cloud, and NLP; and efficient quantum machine learning. Students will get hands-on experience implementing deep learning applications on microcontrollers, mobile phones, and quantum machines with an open-ended design project related to mobile AI.

显示全部 ↓
推荐视频

    用户评论

    暂时无评论

    猜您喜欢

    推荐帖子

    eboot.nb0可以写入nor flash么
    我的是2410+wince5.0的板子,FS2410,自带uboot我想用eboot加载操作系统,并且已经编译出了一个能用的eboot.nb0。但是每次使用都是先用uboot+DNW将eboot下载到0x30038000,然后运行。这样还是没有脱离它的uboot。我的板子上有nor flash我想把eboot.nb0下载到nor flash里面,直接从nor flash里面启动,这样eboot能正
    janeyqian 嵌入式系统
    TI高精密度传感器路径电路设计
    WEBENCH[size=2][/size] 传感器设计工具能为通用的检测、发送器或变频器应用提供全面的电路解决方案。用户只需从一系列市场著名的供货商中选择出合适的传感器,或输入指定的传感器参数创建所需的 定制传感器便可开始设计工作。WEBENCH 传感器设计工具可为您提供最佳的信号路径、材料清单、预算成本,以及有关评估板的连结和其它用来进行测试及验证模拟结果的工具。WEBENCH SensorA
    qwqwqw2088 模拟与混合信号
    process中,信号间赋值是“值传递”还是“地址传递”?
    解决方法:process中的信号赋值是:将值赋给信号,不是将信号赋给信号。也就是说,是“值传递”。我猜想其硬件是使用触发器实现的。
    eeleader FPGA/CPLD
    altera soc emmc驱动问题
    现在有一块镁光的emmc,直接连接到sd卡管脚,原来sd是4位数据,emmc是8位数据,fpga工程中修改hsp借口,sdio位8位数据。请问arm里关于sd/mmc的驱动需要做哪些修改?请各位不吝赐教,谢谢!
    tc317891209 Altera SoC
    给大家分享下我平时收集的CAN总线相关书籍和资料
    为了提高大家的下载速度,我直接给出每个资料的网盘下载地址 CAN-bus开发与应用http://115.com/file/e6phqlkr 现场总线CAN原理与应用技术http://115.com/file/e6phqspz 商用车控制系统局域网络(CAN_总线_)通信协议http://115.com/file/dnoy5uak Can总线协议http://115.com/file/aq54jxs
    jiaxinhui2011 ARM技术
    请教VHDL代码问题
    今天碰到一个怪事,用VHDL这么写,没有报错,电路不能工作。outport <= inport;outport和inport是FPGA的引脚。这是什么原因?我用quartus 9.1。
    kata FPGA/CPLD

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved