- 本课程为精品课，您可以登录eeworld继续观看：
- 全连接卷积神经网络FCN
- 登录
- 时长：4分22秒
- 日期：2024/10/20
- 收藏视频
- 上传者：MartinFowler
- 去评论
推荐帖子
-
只读存储器的Verilog程序
- 基于ise14.7 用Nexys3开发板今天玩了玩只读存储器源代码如下：module rom8(input wire[2:0]addr,output wire[7:0]M);parameter N=8;//存储单元数据的位数parameter N_WORDS=8;//存储数据的个数reg[N-1:0]rom[0:N_WORDS-1];//定义了一个N_WORDS个N位的存储器parameter d
-
PuesueDream
FPGA/CPLD
-
vxworks6.8 QM57 EFI VGA
- 平台为X86，芯片组为QM57，操作系统为vxworks6.8 定制后的bsp包可以通过EFI进行bootrom的引导，之后系统启动成功。通过串口可以进行调试，但是无法通过VGA进行调试，并且VGA也无法进行输出。为何？
-
nwpu_1
实时操作系统RTOS
-
关于EMC、EMI设计、应对的讨论
- [i=s] 本帖最后由 dirty 于 2014-11-19 12:02 编辑 [/i]最近公司要为一款产品做FCC及CE测试认证，会进行3m场测试产品频谱，若不通过，会根据结果进行整改,各位大侠有没有这方面好的经验也可供我参考。知道在PCB设计阶段电源层铺设，元件放置位置等有一定关系...。也希望有成型后的一些应对之策，欢迎发表见解~Add:假如要滤除某个（些）超标频率，在PCB成型后，有没有应
-
dirty
模拟电子
完成课时学习+分/次
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
