大学堂

上传课程

您的位置：EEWORLD大学堂 / 计算机及编程 / Verilog HDL硬件描述语言基础培训 / Verilog模块的基本构成要素

本课程为精品课，您可以登录eeworld继续观看：
Verilog模块的基本构成要素
登录

课程目录课程笔记

时长：22分14秒
日期：2015/04/09
收藏视频
上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL 硬件描述语言

Verilog HDL硬件描述语言概述
Verilog HDL自顶向下的设计思想
是选择Verilog还是VHDL
Verilog HDL有什么用处
如何避免竞争和冒险
行为级和RTL级
Verilog模块的编写与验证举例
ModelSim和Quartus的使用
Verilog模块的基本构成要素
Verilog HDL有什么用处
Verilog中reg与wire的不同点
Verilog中阻塞与非阻塞
Verilog中两种不同的赋值语句

显示全部 ↓

推荐视频

用户评论

: Porang; 好多都卡着看不了，，，。。。。; 2015年06月30日 16:30:17回复|顶()

: chenyy; 很好的视频，学习了; 2015年04月09日 14:48:25回复|顶()

猜您喜欢

推荐帖子

初学AVR，请教AVR studio gcc 优化问题: 我使用-Os优化选项，发现编译后程序没法用。查看汇编代码，发现delay函数被优化没了。生成的汇编代码看起来很奇怪如果不优化程序是没问题的。请教是怎么回事？我该怎么办？下面是我的代码：#include#define uchar unsigned char#define uintunsigned intvoid delays(uint t){uint j;for(j=0;j<t;j++);}int; tsunami Microchip MCU

RL78的lcd控制器显示原理求助: 哪位大佬，对下面的4 个时间片的显示例子有所了解？？; wdliming 瑞萨MCU/MPU

DSP硬件实现大规模FIR或者乘加算法: [size=4]在FPGA设计中，乘法器大部分使用的是内嵌的DSP硬核，如果系统需要跑很高的时钟频率的话，此时会视综合和布线结果而定来决定pipeline寄存器插在何处。由于FPGA的DSP乘法器具有内部插寄存器的功能，那么可以在乘法器内部插入pipeline，也可以在乘法器输出插入pipeline，当然也可以在最后一级全加器的输入前加pipeline，具体的插入点需要根据关键路径而定。上图的只是; fish001 DSP 与 ARM 处理器

利用加速度计进行倾斜检测: 利用加速度计进行倾斜检测这个对做四轴飞行器是不是有学习的地方！; 蓝雨夜 ADI 工业技术

Wince开发的应用程序的运行会死掉？: Wince开发的应用程序的运行会死掉？先不管是什么原因引起的.死掉提示了线程进程ID等信息，有没有办法确定错误的原因在哪里？高手指点下，学习下子。; hbbyq111 嵌入式系统

6502的c编译器: 6502的c编译器?谁有,能给我一份吗?mka982@163.comcc65?(这个我有,不好用)adc-65?(有这个吗?); s_smmo 嵌入式系统

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved