课程介绍
相关标签: Verilog 正点原子 fgpa
基于verilog从硬件软件及实战详细讲解fpga,实战篇每章都包含知识简介、实验任务、硬件设计、程序设计、下载验证五个部分。手把手教学,快来跟原子哥畅游fpga学习吧
显示全部 ↓
换一批猜你喜欢

推荐帖子

MSP430F5438A单片机对PWM方波采样,串口发送结果出不来波形
最近在做一个关于测量脉搏波的实验。软件的第一步就是要用片内的12位AD进行采样。1)我参照数据手册上的值对时钟、AD进行了设定,24MHZ主时钟、单通道连续采样,AD采用主时钟, 2)采用两个定时器TA0\TA1进行方波PWM输出,一路1KHZ,一路2KHZ。两路方波均已在示波器上成功显示(这样的话时钟配置就没有问题吧) 3)关于采样,使用脉冲模式,SHP=1,MSC=1,采样保持时间设为32...
zouke8036914 单片机
单片机串口发送数据丢失
我用的是瑞萨的单片机,用下面的函数单步执行时一切正常,在PC端用串口调试助手可以收到12个数据,但是直接执行这个函数时,PC端只能收到前10个字节,后两个数据收不到,这是怎么一会事?是硬件问题还是程序问题? void SendInventory() {         //Inventory[12]是外面定义的数组     &...
IceAg 嵌入式系统
Zedboard编译Linux内核过程两三事
本帖最后由 star_66666 于 2018-6-14 23:00 编辑 在编译Linux内核和设备树,文件系统过程中,会有很多问题,下面列举一二。 1.scripts/kconfig/Makefile:202: recipe for target 'scripts/kconfig/dochecklxdialog' failed make[1]: *** [scripts/kconfig...
star_66666 FPGA/CPLD
新手询问大家一个问题
我想用FPGA实现个多项式的计算,比如y=a0+a1*x+a2*x^2....+an*x^n. 输入x,输出y。 但是多项式的系数an是变化的,我想先把an放在FPGA的内存上,然后在VHDL语句里直接调用对应内存上的数 不知道这样行不行 如果行的话如何放在内存上 用的是Xilinx Virtex 4 需要用到MicroBlade嘛 谢谢回复我...
jiangtaocarl FPGA/CPLD

用户评论

暂时无评论

About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

站点相关: 汽车电子 智能硬件

北京市海淀区知春路23号集成电路设计园量子银座1305 电话:(010)82350740 邮编:100191

电子工程世界版权所有 京ICP证060456号 京ICP备10001474号 电信业务审批[2006]字第258号函 京公海网安备110108001534 Copyright © 2005-2020 EEWORLD.com.cn, Inc. All rights reserved