datasheet

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / 正点原子开拓者FPGA视频教程 / 实战篇_红外遥控实验（第二讲）

  • 本课程为精品课，您可以登录eeworld继续观看：
  • 实战篇_红外遥控实验（第二讲）
  • 登录
课程目录课程笔记
课程介绍
相关标签： Verilog 正点原子 fgpa
基于verilog从硬件、软件及实战详细讲解fpga，实战篇每章都包含知识简介、实验任务、硬件设计、程序设计、下载验证五个部分。手把手教学，快来跟原子哥畅游fpga学习吧
推荐视频

    猜您喜欢

    推荐帖子

    Mini51单片机+CPLD实验板
    功能介绍：51单片机+CPLD结构，小板上集成了发光二极管，蜂鸣器，数码管，红外接收头，继电器，实时时钟，按键，AD（TLC1549），DA（TLC5615），232串口，LCD1602接口，LCD12864接口，单片机和CPLD引脚扩展接口，集成5V稳压电源，USB电源接口等功能。[img]http://www.ouravr.com/bbs/bbs_upload88916/files_8/arm
    xuetaoyang 51单片机
    论坛送的NXP MP5！~
    哈哈，收到论坛送的MP5早就想拍点照片传上来与大家分享一下，但是相机被同学借走了，今天才拿回来~！不说了，上图！~[localimg=600,338]7[/localimg][localimg=600,338]7[/localimg][localimg=600,338]7[/localimg][localimg=600,347]13[/localimg][img]14[/img]
    wanghongyang 淘e淘
    请问如何调试驱动程序
    windows 下vc 开发的设备驱动程序，如网卡驱动，怎么调试啊？或者里面输出信息也可以，如写文件输出。怎么办啊？
    majiansong 嵌入式系统
    signal "L1"(L2,L3,R1,R2,R3)has multiple sources 该怎么解决？？
    USE IEEE.STD_LOGIC_1164.ALL;ENTITY CONTROL IS PORT(S2,S1,S0: STD_LOGIC_VECTOR(3 DOWNTO 0); CLK:IN STD_LOGIC; L1,L2,L3,R1,R2,R3:OUT STD_LOGIC);END ENTITY CONTROL;ARCHITECTURE CTRL OF CONTROL IS BEGIN P
    blake FPGA/CPLD
    window media 暂停和恢复问题
    现在做一个项目，要求响应windows media 的暂停和恢复 ，请问各路大侠，如果获得 windows media 的消息啊，是通过注册表还是的钩子？
    zhouyiguang 嵌入式系统
    在IWR1642/AWR1642上修改L3 RAM的分布
    本文以AWR1642为例，介绍了在AWR1642 ES2.0 EVM上基于mmWave SDK 2.1的mmw demo下如何修改代码来改变L3 RAM分布的具体流程和步骤。IWR1642/AWR1642上总共有768KB L3 RAM。这768KB L3内存按照128KB一个bank，分成了6个bank（bank6～bank1），其中bank1到bank3是专门给DSS使用的。剩下的3个bank
    alan000345 TI技术论坛

    推荐内容

    热门视频更多

    开源项目推荐更多

    热门文章更多

    电路图

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关： 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编：100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved