数字逻辑与集成电路设计（ASIC设计）

数字逻辑与集成电路设计是电子信息类、计算机类等专业重要的专业基础课程。本课程在传统<数字逻辑电路设计>课程内容的基础上，增加了由简单组合、时序数字电路模块搭建较复杂数字系统的EDA设计技术。

本课程的学习旨在使学员能够：

1.掌握数字逻辑电路的基本理论、分析设计方法，以及数字集成电路的设计、仿真验证和测试方法；

2.在理解数字器件电路结构、可编程逻辑器件结构、集成电路芯片功能的基础上，掌握数字器件外部特性、逻辑关系的表征和描述方法以及逻辑化简和电路优化方法；

3.同时了解简单RISC处理器的设计、应用方法，较熟练运用硬件描述语言描述数字电路系统，使用工具软件对数字电路系统进行设计、仿真和综合。

• 课时1：课程概要 (7分21秒)

• 课时2：逻辑关系的描述方法 (9分18秒)

• 课时3：逻辑函数化简 (6分24秒)

• 课时4：反函数与对偶函数 (5分7秒)

• 课时5：非完全描述逻辑函数及其化简 (4分1秒)

• 课时6：VerilogHDL描述的基本结构 (6分2秒)

• 课时7：VerilogHDL中的常量、变量与数据类型 (7分45秒)

• 课时8：VerilogHDL的赋值语句 (6分47秒)

• 课时9：组合逻辑电路的基本设计分析方法 (6分15秒)

• 课时10：编码器与译码器 (11分6秒)

• 课时11：数值比较器 (9分8秒)

• 课时12：时序逻辑电路的分析 (4分21秒)

• 课时13：时序逻辑电路的设计 (7分18秒)

• 课时14：加法器与算术逻辑单元 (8分38秒)

• 课时15：简化RISC处理器设计 (5分5秒)

• 课时16：组合电路的HDL设计与实现（基础实验1） (9分37秒)

• 课时17：时序电路的HDL设计与实现（基础实验2） (4分57秒)

• 课时18：CPU芯片内数据通路的关键模块 (8分21秒)

• 课时19：CPU芯片内数据通路的整合设计 (5分45秒)

• 课时20：CPU芯片内控制器的设计与实现 (3分49秒)

• 课时21：CPU芯片的整合设计与验证 (5分0秒)

• 课时22：可编程逻辑器件 (6分35秒)

• 课时23：现场可编程门阵列 (6分37秒)