课程概要-数字逻辑与集成电路设计（ASIC设计）-EEWORLD大学堂

课程介绍

相关标签：微处理器 Verilog

数字逻辑与集成电路设计是电子信息类、计算机类等专业重要的专业基础课程。本课程在传统<数字逻辑电路设计>课程内容的基础上，增加了由简单组合、时序数字电路模块搭建较复杂数字系统的EDA设计技术。

本课程的学习旨在使学员能够：

1.掌握数字逻辑电路的基本理论、分析设计方法，以及数字集成电路的设计、仿真验证和测试方法；

2.在理解数字器件电路结构、可编程逻辑器件结构、集成电路芯片功能的基础上，掌握数字器件外部特性、逻辑关系的表征和描述方法以及逻辑化简和电路优化方法；

3.同时了解简单RISC处理器的设计、应用方法，较熟练运用硬件描述语言描述数字电路系统，使用工具软件对数字电路系统进行设计、仿真和综合。

显示全部 ↓

用户评论

: bgsgvereg; 对于硬件工程师，FPGA是一个必须面对的坎; 2022年01月25日 10:21:49回复|顶()

猜您喜欢

推荐帖子

请问 DCDC buck芯片从技术文档怎么找出他的最大输出功率: [i=s] 本帖最后由 dianhang 于 2021-3-26 11:38 编辑 [/i]比如一般芯片会给出他的最大输出电流，但没给出能输出的最大功率。给出的典型电路是输入12V，输出3.3V/8A。我能调整为输出5V/8A吗; dianhang 开关电源学习小组

【低功耗】Altera发售带有6．375+Gbps收发器的低功耗FPGA: nm Arria II系列是目前发售的功耗最低的6 Gbps收发器解决方案。在支持PCI Express(PCIe)Gen2、SATA III、CPRI一6G、Interlaken和RXAUI等主流协议标准需求的推动下，通常在FPGA 中实现的很多应用都需要高速收发器。而且，系统功耗对设计的限制越来越大。新的Atria II GX 和GZ器件帮助设计人员解决了这些问题。Arria II GX FP; cillyfly FPGA/CPLD

关于quartus ii的疑问: quartus ii中怎么修改已分配的引脚; 柳暗花明2014 EE_FPGA学习乐园

论坛为什么没有蓝牙技术的专区: 这里有TI的CC25XX CC26XX，这应该可以算成蓝牙部分的内容吧，还可以说CSR ISSC 等蓝牙，有这个需求吧；大家谈谈看法；; viphotman RF/无线

MicroPython的ESP32分支默认开启双核了: ESP32分支默认将开启双核支持，单核方式通过下面参数定义：CONFIG_FREERTOS_UNICORE=y[url]https://github.com/micropython/micropython/commit/92149c8a7954169285b2909012dc601c6e7cb0aa[/url]; dcexpert MicroPython开源版块

单片机常用工具: 详细全面的有关单片机的常用工具，包括数码管，字模，串口通讯，51定时器等。; 阿飞 FPGA/CPLD

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / 数字逻辑与集成电路设计（ASIC设计） / 课程概要

推荐视频

用户评论

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多