CPU芯片内数据通路的关键模块-数字逻辑与集成电路设计（ASIC设计）-EEWORLD大学堂

课程介绍

相关标签：微处理器 Verilog

数字逻辑与集成电路设计是电子信息类、计算机类等专业重要的专业基础课程。本课程在传统<数字逻辑电路设计>课程内容的基础上，增加了由简单组合、时序数字电路模块搭建较复杂数字系统的EDA设计技术。

本课程的学习旨在使学员能够：

1.掌握数字逻辑电路的基本理论、分析设计方法，以及数字集成电路的设计、仿真验证和测试方法；

2.在理解数字器件电路结构、可编程逻辑器件结构、集成电路芯片功能的基础上，掌握数字器件外部特性、逻辑关系的表征和描述方法以及逻辑化简和电路优化方法；

3.同时了解简单RISC处理器的设计、应用方法，较熟练运用硬件描述语言描述数字电路系统，使用工具软件对数字电路系统进行设计、仿真和综合。

显示全部 ↓

猜您喜欢

推荐帖子

电赛C题资料: [i=s] 本帖最后由 paulhyde 于 2014-9-15 09:21 编辑 [/i]电赛C的一些资料，或许有重复的。但是也会有一点用。[[i] 本帖最后由 koolah 于 2009-9-3 21:29 编辑 [/i]]; koolah 电子竞赛

如何实现SPWM算法呢: 可否求一个例程能够参考一下，实在没头绪; szc5b FPGA/CPLD

MSP430F4250到底能不能实现多道单次AD转换？？？: 或者说MSP430F4250到底有没有其他SD_A通道？想做两路AD，可是配置寄存器时1.MSP430x4xx user's guid 是放在一起的，在介绍SD16CCTLx寄存器第0位SD16GRP下面有一行小字：Reserved inMSP430F42x0,MSP430FG42x0…devices.不解： GRP位reserve了还如何实现多通道功能？2.好吧我想那不行分两次用单通道单次转换; shenlan0302 微控制器 MCU

问一个STM32TIM的问题？: 问一下哪位朋友用过STM32F103RC 的片子的我用TIM5做定时器时出错老是跳进void HardFaultException(void){/* Go to infinite loop when Hard Fault exception occurs*/while (1){}}这个子程序里却不进TIM5中断？void TIM5_IRQHandler(void){}这里请问这个TIM5到底怎么; ROCKLI202 stm32/stm8

用Verilog实现滑动平均: 急求用Verilog语言实现的滑动平均的代码，还望大神不吝赐教！对于一组数据，看成一个队列，每采样得到一个新的数据就放入队列中，同时剔除队列中最开始进去的那个值，然后将这组数求平均输出！急！; zhaohui FPGA/CPLD

simplicity studio咨询关于energy profile相关问题: 使用AES加密算法进行能量采集时，自带的energy profile工具采集的时运行时秘钥扩展+加密+解密三个过程的能量消耗，请问我该怎么做才能让他只采集加密过程的能量消耗呢。; new_one Silicon Labs测评专区

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / 数字逻辑与集成电路设计（ASIC设计） / CPU芯片内数据通路的关键模块

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多