可编程逻辑器件-数字逻辑与集成电路设计（ASIC设计）-EEWORLD大学堂

课程介绍

相关标签：微处理器 Verilog

数字逻辑与集成电路设计是电子信息类、计算机类等专业重要的专业基础课程。本课程在传统<数字逻辑电路设计>课程内容的基础上，增加了由简单组合、时序数字电路模块搭建较复杂数字系统的EDA设计技术。

本课程的学习旨在使学员能够：

1.掌握数字逻辑电路的基本理论、分析设计方法，以及数字集成电路的设计、仿真验证和测试方法；

2.在理解数字器件电路结构、可编程逻辑器件结构、集成电路芯片功能的基础上，掌握数字器件外部特性、逻辑关系的表征和描述方法以及逻辑化简和电路优化方法；

3.同时了解简单RISC处理器的设计、应用方法，较熟练运用硬件描述语言描述数字电路系统，使用工具软件对数字电路系统进行设计、仿真和综合。

显示全部 ↓

猜您喜欢

推荐帖子

TM1639: 谁搞过TM1639.看datasheet看不懂啊; feiyun TI技术论坛

开发板调试口更改问题的请教。: 有一个问题请教一下各位大侠，希望大家给与帮助，谢谢！我有一个开发板linux下默认的使用了3线的串口为调试终端，现我想使用其他的串口作为调试口，而把该3线口解放出来另作他用,不知道该怎么做？我的理解是：系统启动后会启动一个shell并把它重定向到一个串口，把该串口作为控制终端，，，只要把它重定向到其他串口后，问题就算解决，，，，不知道是否正确！; sj81 嵌入式系统

求助 FIFO编写问题: 求助高手想用外部来触发信号使FIFO的RAM（0）=“00000000”撤掉触发信号RAM（0）=“11111111”编写的程序如下不知道对不对但在总的工程下编译却显示占用资源太多LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;use ieee.std_logic_arith.all;use ieee.std_logic_unsigned.all;ENTIT; zjx2810 FPGA/CPLD

英国发明“面包碗” 饭后不用刷碗: 对于那些既想品尝美味又不愿刷碗的懒汉们来说，一项新发明的面包碗一定会使他们欣喜过望，这种新餐具不但可以避免刷碗的烦恼，其本身还是一道美味佳肴。据英国《每日电讯报》报道，这种面制碗是英国伯明翰的一家食品公司发明的，他们希望食客们可以在品尝碗中美味的汤后再把面碗“消灭”。该公司的总经理，同时也是这个创意的发明人戴维·威廉姆斯表示，别人都认为他们异想天开，但事实证明那些人错了。威廉姆斯称，这种面碗可以保; xyh_521 创意市集

怎样使用运算放大器: 给大家提供出来，不知能否有帮助[[i] 本帖最后由 zzz-0909 于 2009-3-9 12:11 编辑 [/i]]; zzz-0909 模拟电子

定时器: 大佬帮忙看一下为什么会进不了定时器1中断，Timer_Flag不会增加，是初始化写的不对吗？; zhangxiaobudong 51单片机

大学堂

您的位置：EEWORLD大学堂 / 嵌入式开发 / 数字逻辑与集成电路设计（ASIC设计） / 可编程逻辑器件

推荐视频

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多