Altera FPGA设计技巧提高实训-EEWORLD大学堂

简介

基于Altera FPGA和Quartus II开发软件，带你学习FPGA设计技巧，提高你的FPGA设计技能。包括面积与速度的折中、硬件可实现、层次化设计以及同步设计等。

课程目录

展开全部

猜您喜欢

推荐帖子

EVC字库问题: 我想问一下EVC字库是用unicode,windows标准字库还是其它方面，有做过这个的没有，帮忙指导下; swim 嵌入式系统

EE_FPGA V2.0洗澡后的玉照: 首先感谢xieqiang为此做出的辛苦工作！洗澡后：洗澡前：; chenzhufly FPGA/CPLD

有没有关于通信工程汇聚着一群牛人的QQ群啊？: 我是做学习之用的，不懂就请教！; k.c.dennis 无线连接

求？门禁刷卡读卡器没有反应: 门禁系统中用的是通用读卡器，门禁主机是捷顺的，读卡器是装在不锈钢的柱子上面，在读卡的过程中发现读卡器装在不锈钢上面读卡没有反应，而把它拆下来读卡一切正常，请问这是什么现象怎么处理。（用的是ID卡，读卡器和卡都是好的）; xyh_521 工业自动化与控制

【T叔藏书阁】大话物联网: 书名：[url=https://download.eeworld.com.cn/detail/tyw/563315][size=3][b]《大话物联网》[/b][/size][/url]作者：郎为民出版社：人民邮电出版社出版时间： 2011-1-1简介：本书是一本关于物联网的基础知识读物，用轻松、诙谐的语言，向读者展示了物联网技术和业务应用的巨大魅力，内容既涵盖了物联网的关键技术，包括条码、传感器; tyw 下载中心专版

[XMC4700 Relax 5V shield 评测]04 定时器中断实现串口定时发送: [p=null, 2, left][color=rgb(0, 0, 0)][font=&quot][size=3]上次评测中PWM使用CCU的功能非常多，大致相当于其他MCU中的定时器模块。这次就来看看其中的定时器用法，同时试一下中断的使用方法。当然，这个时候如果再来点灯就没啥意思了，因此增加串口通信的内容，毕竟在没有显示屏的情况下，串口就是最重要的交互手段了。此次评测的主要就是实现定时通过串; johnrey 单片机

讲师简介

至芯科技

至芯科技（http://www.zxopen.com）作为全国最专业的FPGA人才培养基地，Altera ATPP (Altera Training Partner Program) 主力成员，长期从事针对Altera的培训,尤其注重大学计划。至芯科技致力于整合FPGA的教学资源，为高校提供完整的FPGA教学体系、提供最新的FPGA使用工具、提供最新的FPGA教学仪器、提供最实用的FPGA教学教程。积极培养新生代FPGA人才，更积极推进校企合作，努力使Altera----至芯----高校三方形成一个稳定的FPGA生态系统，培养出更多卓越的FPGA工程师。近期结合Altera的产品更新,在嵌入式、SoC等方面也能为大家提供优质服务，至芯期待在更广的领域与更多的FPGA爱好者、高校、公司共同合作，一起推动产业进步。至芯课程/服务咨询：工程师：至芯_小魔头联系方式：邮箱：zxopenwjf@126.comQQ: 761664056

Altera FPGA设计技巧提高实训

基于Altera FPGA和Quartus II开发软件，带你学习FPGA设计技巧，提高你的FPGA设计技能。包括面积与速度的折中、硬件可实现、层次化设计以及同步设计等。

课时1：从原理图到HDL (31分45秒)

课时2：FPGA的发展及展望 (24分33秒)

课时3：Verilog HDL模块的设计流程 (43分13秒)

课时4：设计一个十六位加法器 (34分49秒)

课时5：FPGA设计原则和技巧（一）：面积与速度的折中 (15分39秒)

课时6：FPGA设计原则和技巧（二）：硬件实现性、层次化设计及同步原则 (21分58秒)

课时7：FPGA中IP核的使用 (13分17秒)

课时8：Verilog HDL的三种建模：数据流建模、行为建模和结构化建模 (54分2秒)

课时9：D型触发器的Verilog代码和Testbench的编写 (29分41秒)

课时10：练习：BCD码编码器_逐步移位法 (14分21秒)

课时11：状态机的基本要素、类型和HDL级实现 (44分35秒)

课时12：一段式状态机练习 (5分27秒)

课时13：在Quartus II上实现跑马灯实验 (28分43秒)

课时14：2段式、3段式状态机详解及在Qurtus II中的实验 (35分10秒)

课时15： FPGA中IP核的使用及HDL语句要点 (53分29秒)

讲师简介