大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / Altera FPGA设计技巧提高实训 / FPGA中IP核的使用

本课程为精品课，您可以登录eeworld继续观看：
FPGA中IP核的使用
登录

课程目录课程笔记

时长：13分17秒
日期：2015/05/07
收藏视频
上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL Altera Quartus II

基于Altera FPGA和Quartus II开发软件，带你学习FPGA设计技巧，提高你的FPGA设计技能。包括面积与速度的折中、硬件可实现、层次化设计以及同步设计等。

显示全部 ↓

推荐视频

用户评论

: 54chenjq; 基于Altera FPGA和Quartus II开发软件，带你学习FPGA设计技巧，提高你的FPGA设计技能。包括面积与速度的折中、硬件可实现、层次化设计以及同步设计等。; 2020年04月01日 23:58:44回复|顶()

: YCC-1156; 讲课谈不上，就整个最简单实用的，准备这么写， [用 Modelsim 跑最小 TestBench, 送给第一天用 Modelsim 的朋友] 你看怎么样; 2019年10月22日 04:44:26回复|顶()

: 5525; 白丁发表于 2016-6-6 22:47
期待给大家上一堂课讲讲

讲课谈不上，就整个最简单实用的，准备这么写，
[用 Modelsim 跑最小 TestBench, 送给第一天用 Modelsim 的朋友]:)
你看怎么样:loveliness:; 2016年06月07日 07:29:30回复|顶()

: 白丁; 5525 发表于 2016-6-4 16:24
同学们，为什么非要在 Quartus里面启动 sim,
正常开发里面，跑综合和跑 sim 都是独立开来 ...

期待给大家上一堂课讲讲; 2016年06月06日 22:47:57回复|顶()

: 5525; 同学们，为什么非要在 Quartus里面启动 sim, {:1_96:}
正常开发里面，跑综合和跑 sim 都是独立开来，
sim 这块有专门的，分析，测试条目，激励向量，版本管理，跟踪，报告。; 2016年06月04日 16:24:04回复|顶()

: 白丁; 在quartus中没有设置modelsim的路径或者路径设置的不对，重新设置下试试; 2016年06月03日 18:29:59回复|顶()

: e与或非; 基于课程 Altera FPGA设计技巧提高实训的讨论 https://training.eeworld.com.cn/course/575

请问这是什么问题啊？怎么解决？; 2016年06月03日 14:43:43回复|顶()

猜您喜欢

推荐帖子

使用mini2440板子拍摄一只蜘蛛: 最新的mini2440据说支持一种USB显微镜，这里是拍摄的效果，请欣赏。; xyz.eeworld 嵌入式系统

X86系列的CPU芯片MOVSB和ADDC指令组的执行过程的分析和微代码的设计流程图(急): X86系列的CPU芯片MOVSB和ADDC指令组的执行过程的分析和微代码的设计流程图.这两条指令的执行过程和微程序流程图,哪位高手懂的帮帮忙,很急; tayizhao 嵌入式系统

zigbee nv分析: [p=19, null, left][color=rgb(0, 0, 0)][backcolor=rgb(254, 254, 242)][font=Verdana, Arial, Helvetica, sans-serif][size=13px][b]系统NV区：[/b]初始化nv数据项osal_nv_item_init（）[/size][/font][/backcolor][/color][/p; wateras1 无线连接

一个PWM信号控制的直流输出电路的附属电路分析: 大家好。我们单位有一种产品，输入端是正弦MPU信号，输出端根据输入信号的大小输出直流4-20mA或是20-160mA信号。我将电路图附在下面。在电路图中我有几个问题想请教大家，能否帮我详细分析，谢谢！问题1：TlE2082（U24）那个运放组成了什么电路？问题2：Tl082（U17）是什么功能？; xxooi 模拟电子

在一个Flash上是否可以分三个区分别存放XIP，HIVE注册表，FATFS扩展分区: PXA300平台，OS是CE5Flash大小为128M40M作为binfs存放XIP 64M用作HIVE注册表剩下20M没用想做成FATFS的扩展分区eboot里面已经写过MBR 注册表改如何配置呢; eelee 嵌入式系统

2440 stepldr 加载EBOOT，地址问题: [color=#FF0000]原来的BSP中[/color]stepldr中：#define LOAD_ADDRESS_PHYSICAL0x30038000main(){......((PFN_IMAGE_LAUNCH)(LOAD_ADDRESS_PHYSICAL))();}这里面的0x30038000 地址，到底是什么地址，按照大小 256，k应该是在读eboot。#define LOAD_AD; jiemei6617 嵌入式系统

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved