大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / Altera FPGA设计技巧提高实训 / 在Quartus II上实现跑马灯实验

本课程为精品课，您可以登录eeworld继续观看：
在Quartus II上实现跑马灯实验
登录

课程目录课程笔记

时长：28分43秒
日期：2015/05/07
收藏视频
上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL Altera Quartus II

基于Altera FPGA和Quartus II开发软件，带你学习FPGA设计技巧，提高你的FPGA设计技能。包括面积与速度的折中、硬件可实现、层次化设计以及同步设计等。

显示全部 ↓

推荐视频

用户评论

: 54chenjq; 基于Altera FPGA和Quartus II开发软件，带你学习FPGA设计技巧，提高你的FPGA设计技能。包括面积与速度的折中、硬件可实现、层次化设计以及同步设计等。; 2020年04月01日 23:58:44回复|顶()

: YCC-1156; 讲课谈不上，就整个最简单实用的，准备这么写， [用 Modelsim 跑最小 TestBench, 送给第一天用 Modelsim 的朋友] 你看怎么样; 2019年10月22日 04:44:26回复|顶()

: 5525; 白丁发表于 2016-6-6 22:47
期待给大家上一堂课讲讲

讲课谈不上，就整个最简单实用的，准备这么写，
[用 Modelsim 跑最小 TestBench, 送给第一天用 Modelsim 的朋友]:)
你看怎么样:loveliness:; 2016年06月07日 07:29:30回复|顶()

: 白丁; 5525 发表于 2016-6-4 16:24
同学们，为什么非要在 Quartus里面启动 sim,
正常开发里面，跑综合和跑 sim 都是独立开来 ...

期待给大家上一堂课讲讲; 2016年06月06日 22:47:57回复|顶()

: 5525; 同学们，为什么非要在 Quartus里面启动 sim, {:1_96:}
正常开发里面，跑综合和跑 sim 都是独立开来，
sim 这块有专门的，分析，测试条目，激励向量，版本管理，跟踪，报告。; 2016年06月04日 16:24:04回复|顶()

: 白丁; 在quartus中没有设置modelsim的路径或者路径设置的不对，重新设置下试试; 2016年06月03日 18:29:59回复|顶()

: e与或非; 基于课程 Altera FPGA设计技巧提高实训的讨论 https://training.eeworld.com.cn/course/575

请问这是什么问题啊？怎么解决？; 2016年06月03日 14:43:43回复|顶()

猜您喜欢

推荐帖子

关于STM32F103+OV7670(带FIFO)采集单位区域内颜色块数据错误的问题，求各位大佬...: [tr][td]最近用[color=rgb(0, 102, 153)][url=http://openedv.taobao.com/]STM32F1[/url][/color]03+OV7670（带FIFO）做一个单位区域内颜色块的识别功能，前期采用的原子哥的MINI板摄像头例程，自己在上面做了修改，现在遇到的问题就是：我自定义采集的单位区域40*80像素，直接把FIFO里面的color（RGB5; Radish stm32/stm8

“symbol referencing errors”的解决方法(转): 原文出处 http://www.hellodsp.com/bbs/viewthread.php?tid=16417highlight=ERROR经常看到朋友有问到这一个错误，"error: symbol referencing errors"，下面我们以一个会员朋友遇到的问题为例讲述解决方法，其实非常简单。首先我们从错误提示的字面意义上来理解，是“标签引用错误”，就是说下面提示到的量引用出现了错误; daheng 微控制器 MCU

【转帖】降压变压器工作原理详解: [p=25, null, left][color=rgb(51, 51, 51)][font=Avenir,]降压变压器是把指输入端的较高电压，转换为输出相对偏低的理想电压，从而达到降压的目的变压器。降压变压器是输变电系统中十分重要的设备，其正常运行不仅关系到本身的安全、用户的可靠供电，而且直接影响电力系统的稳定。[/font][/color][/p][p=25, null, left][col; 皇华Ameya360 DIY/开源硬件专区

flash 擦除例程中语句疑问，请高手帮忙解决，谢谢！: flash擦除例程如下，其中/* Wait for erase to complete *[color=Red]/为什么if (*pdata & 0x80)就能判断擦除完成？[/color]while (1)if (*pdata & 0x80)break;和 /* Put back in read mode *[color=Red]/为什么要返回写模式，这里只是擦除了一个sector，还有很多没擦; simmon0705 DSP 与 ARM 处理器

windows ce 5.0 购买问题请求各位大侠了: windows ce 5.0 购买问题急求偶想买windows ce卖方说里面有bsp pb5.0 evc我想知道我只够买windows cebsp pb5.0 evc 这些在网上可以免费下载么请求各位大侠帮帮在下了; pdh716 嵌入式系统

关于LPC1768数组溢出问题，请高手帮忙解答一下。: const UART_DCM_TBL tbl[72] ＝{{1.000,0,1}, {1.067,1, 15}, {1.071,1, 14}, {1.077,1, 13},{1.083,1, 12}, {1.091,1, 11}, {1.100,1, 10}, {1.111,1,9},{1.125,1,8}, {1.133,2, 15}, {1.143,1,7}, {1.154,2, 13},……; friendly ARM技术

推荐文章

FPGA中组合逻辑毛刺引起的竞争冒险问题实测分析 2026年04月22日: 竞争与冒险的实测记录一次HDL代码中的组合电路的信号作为时钟，毛刺带来的影响。两种流水灯实现对比以下代码实现正确的流水灯效果： module test0_pin ( input clk_50M, input nRST, input KEY, output LED ); parameter COUNTER_M...

FPGA实现FIR数字滤波器设计教程（Vivado与MATLAB联合） 2026年04月20日: FPGA实现FIR数字滤波器设计教程本文介绍如何设计一个带通滤波器，并验证其功能。设计过程分为两部分：首先使用MATLAB生成滤波器系数，然后在FPGA（使用Vivado工具）中实现FIR滤波器，并通过DDS生成测试信号进行仿真验证。以下是详细步骤。一、使用MATLAB设计滤波器系数设计带通滤波器时，使用MATLAB的滤波器设计工具。打开MATLAB的APP中的滤波器设...

Altera宣布将多个FPGA产品系列的生命周期支持延长至2045年 2026年04月10日: 独立运营所赋予的更高灵活性能够更好地满足不断变化的FPGA客户需求近日，全球最大专注于FPGA解决方案的提供商Altera宣布，将其Agilex ® 、MAX ® 10和Cyclone ® V FPGA系列的产品生命周期支持延长至2045年。此举彰显了Altera作为独立FPGA解决方案提供商专注客户长期需求、保障供应链稳定性，以及持续为基于FPGA的关键任务应用提供支...

Altera 与 Arm 深化合作，共筑 AI 数据中心高效可编程新方案 2026年03月26日: Altera凭借在数据中心基础设施领域已形成的扎实FPGA部署优势，此次与Arm AGI CPU深度结合，将助力打造兼具高扩展性与卓越性能的AI数据中心平台。近日，全球最大专注于FPGA的解决方案提供商、数据中心FPGA基础设施先行者Altera宣布，将深化与Arm的长期合作。此次深化合作超越了传统嵌入式系统范畴，旨在将Altera为数据中心优化的高性能可编程解决方案，...

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved