大学堂

上传课程

您的位置：EEWORLD大学堂 / 嵌入式开发 / FPGA / Altera FPGA设计技巧提高实训 / 练习：BCD码编码器_逐步移位法

本课程为精品课，您可以登录eeworld继续观看：
练习：BCD码编码器_逐步移位法
登录

课程目录课程笔记

时长：14分21秒
日期：2015/05/07
收藏视频
上传者：chenyy
去评论

课程介绍

相关标签： FPGA Verilog HDL Altera Quartus II

基于Altera FPGA和Quartus II开发软件，带你学习FPGA设计技巧，提高你的FPGA设计技能。包括面积与速度的折中、硬件可实现、层次化设计以及同步设计等。

显示全部 ↓

推荐视频

用户评论

: 54chenjq; 基于Altera FPGA和Quartus II开发软件，带你学习FPGA设计技巧，提高你的FPGA设计技能。包括面积与速度的折中、硬件可实现、层次化设计以及同步设计等。; 2020年04月01日 23:58:44回复|顶()

: YCC-1156; 讲课谈不上，就整个最简单实用的，准备这么写， [用 Modelsim 跑最小 TestBench, 送给第一天用 Modelsim 的朋友] 你看怎么样; 2019年10月22日 04:44:26回复|顶()

: 5525; 白丁发表于 2016-6-6 22:47
期待给大家上一堂课讲讲

讲课谈不上，就整个最简单实用的，准备这么写，
[用 Modelsim 跑最小 TestBench, 送给第一天用 Modelsim 的朋友]:)
你看怎么样:loveliness:; 2016年06月07日 07:29:30回复|顶()

: 白丁; 5525 发表于 2016-6-4 16:24
同学们，为什么非要在 Quartus里面启动 sim,
正常开发里面，跑综合和跑 sim 都是独立开来 ...

期待给大家上一堂课讲讲; 2016年06月06日 22:47:57回复|顶()

: 5525; 同学们，为什么非要在 Quartus里面启动 sim, {:1_96:}
正常开发里面，跑综合和跑 sim 都是独立开来，
sim 这块有专门的，分析，测试条目，激励向量，版本管理，跟踪，报告。; 2016年06月04日 16:24:04回复|顶()

: 白丁; 在quartus中没有设置modelsim的路径或者路径设置的不对，重新设置下试试; 2016年06月03日 18:29:59回复|顶()

: e与或非; 基于课程 Altera FPGA设计技巧提高实训的讨论 https://training.eeworld.com.cn/course/575

请问这是什么问题啊？怎么解决？; 2016年06月03日 14:43:43回复|顶()

猜您喜欢

推荐帖子

电子产品不是越薄越好会影响部分功能(附图): 轻与薄是发展趋势散热和封装受限制超薄手机、平板电视、超薄笔记本电脑……目前，在民用电子产品领域掀起了“超薄”浪潮。电子产品是否越薄越好呢？　　薄是必然趋势 “在带来便利的同时，电子产品超薄化主要来自市场的利益驱动。”清华大学微电子研究所集成电路开发与工业性试验研究室副教授严利人表示，芯片、集成电路的发展确实以小尺寸、高密集度为发展趋势，但民用电子产品主要还是要以应用为主。据了解，“轻科技”; gaoyanmei PCB设计

晒WEBENCH设计的过程+高性能电源设计之高效DC-DC前端: 对于一些精密设备（比如iPad），其要求输入电流较大，同时对于电源的稳定性要求也比较高，一款好的电源就显得十分必要！于是我想到了用一款高效的DC-DC获得接近于5V的输出，然后再通过后级的进一步稳压获得稳定的输出好了明确目标，第一步获得5.5V的电源，为了留有裕度设计了2.5A输出电流生成的方案挺多，就选第一款效率比较高的吧总体来看还不错，效率可达94%原理图也很简单，一个3.6uH的电感，其他都; tianshuihu 模拟与混合信号

以ADP1055为例改善动态环路响应: DC-DC 转换器通过反馈控制系统,将不断变化的输入电压转换为(通常)固定的输出电压。反馈控制系统应尽量保持稳定,以避免出现振荡,或者发生最糟糕的情况:输出未经调节的输出电压。控制系统的速度应尽可能快,以响应动态变化(例如快速的输入电压变化或输出端的负载瞬态),并最大程度降低经调节的输出电压之间的压差。要表现控制环路的行为,可以使用典型的波特图来显示随频率变化的相移和环路增益。此控制环路可以使用模; Jacktang 模拟与混合信号

SRAM的问题: 同事搞FPGA，他头一次搞，让我帮他选一款SRAM。条件是容量1M以上，串行的，速度20~30M。我是搞单片机的，没选过SRAM。请高手帮忙，选一款。谢谢！; chen3bing FPGA/CPLD

用文字说话的钟表无限创意: [img=468,454]http://since1984.cn/blog/wp-content/uploads/2008/10/a22fcd492ad5_8A/clock.jpg[/img]这款钟表在板上预设了很多表达时间的关键词，比如last、past、quarter、half、o’clock以及从one到twelve的数字等等，通过控制部分关键词发光从而拼出诸如“it is twelve o; HOHO 创意市集

音乐发生器这样写代码能行的通么: module music(clk,h);input clk; //-----------50MHZoutput h;reg clk_4,clk_5;reg [19:0] div ;reg [7:0] counter; reg [19:0] cnt，rnt1，rnt2，rnt3;//-------------------------音符定义parameterD1= D2= D3= M1= M2= M; leomeng FPGA/CPLD

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2026 EEWORLD.com.cn, Inc. All rights reserved