大学堂

上传课程

您的位置：EEWORLD大学堂 / 热门应用 / 其他 / 数字图像处理（上海交大版） / 06-2

本课程为精品课，您可以登录eeworld继续观看：
06-2
登录

课程目录课程笔记

时长：27分23秒
日期：2018/06/20
收藏视频
上传者：抛砖引玉
去评论

课程介绍

相关标签：图像处理数字图像

本课程较全面系统地介绍数字图像处理的基本概念，基本理论和常用方法。共八章，它们分别为：绪论，数字图像处理基础，图像的二维正交变换，图像增强，图像复原与重建，图像数据压缩编码，图像分割与图像描述。

推荐视频

猜您喜欢

推荐帖子

1kHZ,0dB的测试信号: 网上看到一个这样的问题，看看大家的见解是怎样的：问在对DVD和音频设备进行测试时，通常要用到一个测试信号，1kHZ,0dB的信号，这个信号的具体定义是什么，为什么要以它作为测试信号？换算成伏特又是多少？; topwon 模拟电子

485无线传输通讯模块: 485无线传输通讯模块ZLAN9700/ZLAN9743 LoRa是一种高性价比远距离无线通讯方案。LoRa和GPRS、4G方案相比它无需入网月租费，和Wifi、Zigbe相比距离更远。所以LoRa在小数据远距离通讯中越来越得到广泛使用。户外视距通讯距离8km，具有远距离、低功耗、抗干扰的特点。目前卓岚LoRa产品分为两大类，一类是串口转LoRa，型号ZLAN9700，它包含有3种串口形式，即RS; wzzlin123 51单片机

【藏书阁】新型万用表的使用技巧: wzt 测试/测量

verilog语法规则个人总结: verilog语法规则1.Verilog分以下四个层次：l低阶交换模型：电路由开关与储存点所组成l逻辑间层次描述：用and ,or, buf , not 等l资料处理模型或暂存器转移层次：用于说明资料如何在暂存器中储存与传送。使用assign（电路所需功能的指定描述）来描述。l行为模型：只需要考虑模组的功能，使用always ,for ,while ,case等2.关键字keywords必须使; eeleader FPGA/CPLD

FIFO读写的问题: 往FIFO里写数据，写一个数据地址加1。读的时候，我有个问题是，读出一个数据，这个空间是不是就要释放出去？把后面的数据地址都减1？像移位寄存器一样？FIFO，先进先出，里面具体数据如何存储和读取?; eeleader FPGA/CPLD

常用4000系列标准数字电路的中文名称资料: 型号器件名称厂牌备注CD4000 双3输入端或非门+单非门 TICD4001 四2输入端或非门 HIT/NSC/TI/GOLCD4002 双4输入端或非门 NSCCD4006 18位串入/串出移位寄存器 NSCCD4007 双互补对加反相器 NSCCD4008 4位超前进位全加器 NSCCD4009 六反相缓冲/变换器 NSCCD4010 六同相缓冲/变换器 NSCCD4011 四2输入端与; njlianjian 单片机

推荐内容

热门视频更多

开源项目推荐更多

热门文章更多

电路图

可能感兴趣器件

完成课时学习+分/次

EEWorld订阅号

EEWorld服务号

汽车开发圈

机器人开发圈

About Us 关于我们客户服务联系方式器件索引网站地图最新更新手机版版权声明

站点相关：汽车电子智能硬件

北京市海淀区中关村大街18号B座15层1530室电话:(010)82350740 邮编：100190

电子工程世界版权所有京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函

京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved