用modelsim进行时序仿真的时候,没有结果,而且出现了n多下面这种错误提示:# ** Error: netgen/translate/pre_huf_all_translate.v(23405): Module 'X_LUT2' is not defined.提示的引号里面的内容有很多,我只贴出来这一个。我觉得是xilinx库的问题(编译用的ISE),但我不知道确切的原因,而且我已经用了网上介
[b][font=宋体]电路板算价工器[/font][font=Times New Roman],[/font][/b][b][font=宋体]值得收藏[/font][font=Times New Roman]:[/font][url=http://www.sz-jlc.com/home/order_add.jsp][font=Times New Roman][color=#800080]http