- 本课程为精品课，您可以登录eeworld继续观看：
- 模糊信息处理技术（十三）
- 登录
- 时长：22分27秒
- 日期：2020/01/07
- 收藏视频
- 上传者：桂花蒸
- 去评论
推荐帖子
-
FPGA入门学习心得
- FPGA入门学习心得刚开始接触的时候，认为很简单，不就是写写代码就okey了吗？所以混混谔谔地度过了3个月，因为刚开始的时候接触的时比较简单的算法，所以对设计的时序和性能要求不是很高，写写代码完全就可以了，所以从来没有关心底层的东西（底层的手工布局布线），也很少写一些约束文件。可是后来随着设计月来月复杂，才认识到约束文件和底层布局布线的重要性。而这些东西设计的知识面还是比较广的 ，比如数字电路，高
-
eeleader
FPGA/CPLD
-
求MSP430仿真器的USB驱动
- 我的电脑光驱坏了，不能安装驱动光盘。现在急需MSP430仿真器的USB驱动安装包我的邮箱283947988@qq.com有的朋友请帮个忙谢谢
-
lzh122000
嵌入式系统
-
QuartusII 下载问题!!
- 先前了解到在quartusII里面程序下载时，JTAG模式对应编译产生的.sof文件，AS模式对应.pof文件，但最近看的几篇教程里面，都是在JTAG模式下直接把.pof文件直接烧到CPLD或FPGA里面去了，这样可以吗？如果可以，结果会是怎样？简单点，程序会不会掉电丢失？求解！！:Cry:[[i] 本帖最后由 xianyunyehe216 于 2012-5-5 23:39 编辑 [/i]]
-
xianyunyehe216
FPGA/CPLD
-
开关电源兴趣小组 第09次任务
- 第08次思考题 1、本文中说，图(05)全桥电路中Q1和Q4同时导通，同时关断，Q2和Q3同时导通，同时关断。如果Q1和Q4由于管子参数分散性，Q1导通时间比Q4稍长(但仍存在死区，即Q1和Q2导通时间没有重叠)，对全桥开关电源的工作有什么影响？如果Q1和Q4导通时间相等，Q2和Q3导通时间也相等，但Q1导通时间比Q2导通时间稍长呢？ 如果上次图(05)中Q1导通时间比Q4稍长，对全桥开关电源
-
maychang
开关电源学习小组
京公网安备 11010802033920号
Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved
用户评论