本课程为精品课，您可以登录eeworld继续观看： 神经信息处理技术（六） 登录
时长：22分4秒
日期：2020/01/07
收藏视频 上传者：桂花蒸
去评论
推荐帖子
Implement Design 出错
请问在 调用FIFO时出现了下错误，是什么原因?在synthesize 通过了，在Implement design 出错..ERROR:NgdBuild:604 - logical block 'jb/u2' with type 'fifojb' could not beresolved. A pin name misspelling can cause this, a missing edif
火箭_1991
IARV3.41A有时候出现不能设置断点
我用的是430F149,1612的芯片，用IAR仿真时出现，不能设置断点的情况，大家谁知道是什么原因，双击设置断点没有任何反应！！！
nanopiggy
VS2005环境下EDB数据库编程的问题
请问下 用到EDB数据库编程时在“VS2005|项目|属性|属性配置|C/C++|预处理器”是怎样设置的。我的做法是在后面加了“EDB”，但出现好多错误：error C2065: 'CEPROPSPEC' : undeclared identifier……
jackwellsun88
Zigbee协议栈简要中文说明（一）
1.概述1.1解析ZigBee堆栈架构ZigBee堆栈是在IEEE 802.15.4标准基础上建立的，定义了协议的MAC和PHY层。ZigBee设备应该包括IEEE802.15.4(该标准定义了RF射频以及与相邻设备之间的通信)的PHY和MAC层，以及ZigBee堆栈层：网络层(NWK)、应用层和安全服务提供层。图1-1给出了这些组件的概况。1.1.1ZigBee堆栈层每个ZigBee设备都与一个
xtss
TI MSP430 TimerA的输出从P1.0输出,TimerB的输出从P1.1输出.怎么设定？
TI MSP430问题：我想把TimerA的输出从P1.0输出，TimerB的输出从P1.1输出.可是430怎么才知道是TimerA 给P1.0 而不是P1.1呢？ P1SEL设了1，然后呢？P1DIR = 0x3;//P1.0 ouputP1SEL = 0x3;//timerA output P1.0TBCTL = TBSSEL1 + TBCLR;// SMCLK, clearTBCTL = M
逍遥vs无聊
完成课时学习+
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
