在编辑区放置3个“Lib Ref”为“RES1”的电阻，现在要把这3个电阻的名称都改为100k，元件的封装名称都改为AXIAL0.3。取其中的一个电阻，按“Tab”键，打开“Part”对话栏，编辑其属性后，点击“Global”按钮，将“Part”对话栏全面展开，在“Attributes To Match By”区的“Lib Ref”栏填上“RES1”。在“Copy Attributes”区，在“F
Processing Rule:Broken-Net Constraint ( ( On the board) )ViolationNet netc17_1is broken into 2 sub-nets. Routed To 0.00%Subnet :IC2-3Subnet :C17-1基本都是上边这样的错误，谁可以帮我看看这个
FPGA/CPLD
京公网安备 11010802033920号
Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved
