• 本课程为精品课,您可以登录eeworld继续观看:
  • 十面埋伏的并发(一):硬件同步原语
  • 登录
课程介绍
相关标签: Linux
第一期-零基础入门篇-47集
第二期-内核编程篇-20集
第三期-裸机开发篇-21集
第四期-驱动开发篇-现有82集
推荐视频

    猜您喜欢

    推荐帖子

    关于基于AD603的AGC电路
    [i=s] 本帖最后由 paulhyde 于 2014-9-15 03:09 编辑 [/i]因为9854高频区衰减厉害想用AGC,但是AD603典型的AGC电路就是仿真不成功不知道各位大牛有什么想法
    kcookey 电子竞赛
    【CN0175】具有84 dB SNR和通道间匹配性能的低成本、8通道、同步采样数据采集系统
    电路功能与优势 对于要求宽动态范围的低成本、高通道数应用,片内集成 14位SAR ADC的 8 通道集成数据采集系统(DAS)AD7607可以用来有效实现超过 80 dB的动态范围。
    EEWORLD社区 ADI 工业技术
    求助!!波形延时复制出现问题。
    麻烦大家问个棘手的问题,代码是根据CP输入信号分频,输出PCI1_CLK和PCI2_CLK,已经分频的间隔时间。PCI2_CLK是PCI1_CLK的延时复制。为什么PCI2_CLK仿真出来和示波器打出来波形都不对。麻烦哪位高手 解救下。module bmq (clk,rst_n,bmq20_int,cp,time_dir_20,pci1_clk,pci2_clk);input clk; //时钟信
    yekeyaopei FPGA/CPLD
    555电路(Protel仿真)视频教程
    [flash]http://player.youku.com/player.php/sid/XMjA3ODM0ODAw/v.swf[/flash]与大家分享一下
    lilong8470 模拟电子
    综合出错的问题
    我在做一设计时遇到如下问题:前仿真没有问题,但是综合时出现如下错误:cannot mix blocking and non blocking assignment on signal .点击错误指向如下代码,input clk,rst,d_in;output dout;reg d_out;wire dout;always @(posedge clk or posedge rst)beginif (
    zhgshi FPGA/CPLD
    有没有人做过2812控制液晶实时显示波形的程序阿?
    问题如标题所示,我现在用的是sed1335,应该怎样编写程序呢,我使用2812的gpiob0-b7作为液晶的数据口,用gpiod口的四个口模拟液晶的读写时序,请高人指点一下,十分感谢。
    我是特种兵 微控制器 MCU

    推荐内容

    热门视频更多

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved