• 本课程为精品课,您可以登录eeworld继续观看:
  • 十面埋伏的并发(三):信号量
  • 登录
课程介绍
相关标签: Linux
第一期-零基础入门篇-47集
第二期-内核编程篇-20集
第三期-裸机开发篇-21集
第四期-驱动开发篇-现有82集
推荐视频

    猜您喜欢

    推荐帖子

    2008年最新出版的嵌入式设计教材,抢鲜分享四
    刚从国外拿过来,还热的呢
    besk 嵌入式系统
    电路级静电防护设计技巧与ESD防护方法
    静电放电(ESD)理论研究的已经相当成熟,为了模拟分析静电事件,前人设计了很多静电放电模型。常见的静电模型有:人体模型(HBM),带电器件模型,场感应模型,场增强模型,机器模型和电容耦合模型等。芯片级一般用HBM做测试,而电子产品则用IEC 6 1000-4-2的放电模型做测试。为对 ESD 的测试进行统一规范,在工业标准方面,欧共体的 IEC 61000-4-2 已建立起严格的瞬变冲击抑制标准;
    okhxyyo 电源技术
    电信回应电缆凶手指责 一切由电管局报告为准
    [b]个人认为:到处布满了线的天空是不会美丽的,为何电信电力供水不一起解决问题呢?如果和大城市接轨,那就要也和国外学,看了[/b][color=red]虎胆龙威[/color][color=black][b]系列就知道,人家老早把线放入地下了,看来国内的规划确实有问题,只管自己那块,没有协作性[/b][/color][b]针对被指责为中国移动在上海多个居民小区内电缆接连被剪“凶手”一事,中国电信上
    lopopo 聊聊、笑笑、闹闹
    弱弱的问一句:21ic和ee成为一家了吗
    [i=s] 本帖最后由 鑫海宝贝 于 2013-12-29 17:26 编辑 [/i]今天搜个资料无意中发现了,下面图片的效果
    鑫海宝贝 综合技术交流
    FPGA:同步复位,异步复位以及异步复位同步释放
    1.同步复位(Synchronous Reset)来看一个简单的同步复位的D触发器,Verilog代码如下:module d_ff ( clk, rst_n, datain, dataout ); input clk; input rst_n; input datain; ouput dataout; reg dataout; always @ (posedge clk) begin if (!r
    eeleader FPGA/CPLD
    标准串口波特率最高为115200,但我的USB设备虚拟成串口后需要230400的波特率,程序中如何解决?
    如题,请各位高手出手相助阿!多谢多谢!
    dltskp 嵌入式系统

    推荐内容

    热门视频更多

    可能感兴趣器件

    完成课时学习+分/次

     
    EEWorld订阅号

     
    EEWorld服务号

     
    汽车开发圈

     
    机器人开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2025 EEWORLD.com.cn, Inc. All rights reserved