• 本课程为精品课,您可以登录eeworld继续观看:
  • Implementation Mechanics_ How Expansion Works
  • 登录
课程介绍
相关标签: 集成电路
A modern VLSI chip is a remarkably complex beast:  billions of transistors, millions of logic gates deployed for computation and control, big blocks of memory, embedded blocks of pre-designed functions designed by third parties (called “intellectual property” or IP blocks).  How do people manage to design these complicated chips?  Answer:  a sequence of computer aided design (CAD) tools takes an abstract description of the chip, and refines it step-wise to a final design. This class focuses on the major design tools used in the creation of an Application Specific Integrated Circuit (ASIC) or System on Chip (SoC) design.  Our focus in this part of the course is on the key logical and geometric representations that make it possible to map from logic to layout, and in particular, to place, route, and evaluate the timing of large logic networks. Our goal is for students to understand how the tools themselves work, at the level of their fundamental algorithms and data structures. Topics covered will include: technology mapping, timing analysis, and ASIC placement and routing.

Recommended Background:

Programming experience (C, C++, Java, Python, etc.) and basic knowledge of data structures and algorithms (especially recursive algorithms).  An understanding of basic digital design:  Boolean algebra, Kmaps, gates and flip flops, finite state machine design.  Linear algebra and calculus at the level of a junior or senior in engineering.  Elementary knowledge of RC linear circuits (at the level of an introductory physics class).

人们如何设计这些复杂的芯片?答:一系列计算机辅助设计(CAD)工具对芯片进行抽象描述,并逐步细化到最终设计。本课程主要介绍在建立特定应用集成电路(ASIC)或系统芯片(SoC)设计时所使用的主要设计工具。

显示全部 ↓
推荐视频

    用户评论

    EE大学堂
    好课程,先标记一下
    2021年08月19日 19:00:10回复|()

    猜您喜欢

    推荐帖子

    STLINKV2无法连接STM32
    最近需要用到JLINK,可是手里只有一个STLINKV2,于是按照论坛大神的方法[url]https://bbs.eeworld.com.cn/forum.php?mod=viewthread&tid=458419[/url],做了一个JLINK的小板,原贴单片机用的是STM32F103C8T6,而我只有几片STM32F103CBU6,所以重新画了PCB,焊好后问题来了。1,STLINKV2无法通过
    djzoom stm32/stm8
    【 ST NUCLEO-H743ZI测评】+ LIS25BA录音功能
    [i=s] 本帖最后由 sylar^z 于 2020-6-11 17:25 编辑 [/i]LIS25BA的录音功能主要包含部分。第一部分是LIS25BA的音频采集功能,之前已完成,参看https://bbs.eeworld.com.cn/thread-1124063-1-1.html。第二部分是将采集到的音频数据保存成音频文件,并存储到U盘上。音频文件格式我选择了比较简单的WAVE格式,文件后缀为.
    sylar^z stm32/stm8
    【设计工具】ISE 设计套件 11.1 应用问答
    ISE 设计套件 11.1 应用问答。[[i] 本帖最后由 GONGHCU 于 2012-2-21 03:15 编辑 [/i]]
    GONGHCU FPGA/CPLD
    回头看,感觉很乱
    各位坛友,有没有经历过设计文件归档时,发现自己设计的电路到处都是问题的痛苦感觉?1.感觉原理图排布很乱,信号跳跃,咋一看自己还得分析。2.元器件参数总是那么一丢丢不是很完美。3.最重要的是看PCB文件时,有没有感觉设计时脑子抽了,那样布局。4.删除覆铜后,似乎是进了盘丝洞.怎么处理这种感觉,东西是用的好好的,但就丑的要死。各位有没有经历,怎么避免的。
    呜呼哀哉 聊聊、笑笑、闹闹
    msp430运用定时器A和比较器A测电阻。不知道问题出在哪里
    #include "msp430x14x.h"#define REF_O (P1DIR |= BIT3)#define MEA_O (P1DIR |= BIT4)#define REF_I (P1DIR |= BIT3)#define MEA_I (P1DIR |= BIT4)#define REF_H (P1OUT |= BIT3)#define REF_L (P1OUT &= ~BIT3)#d
    z449370784 微控制器 MCU
    C2000定点和浮点处理器的乘/除法,FFT性能比较
    性能比较表如下:算法F2812(周期)F28335(周期)除法7024均方根6027正弦、余弦9044FFT (256点)大约27000大约11000
    hansonhe 微控制器 MCU

    推荐内容

    可能感兴趣器件

    EEWorld订阅号

    EEWorld服务号

    汽车开发圈

    About Us 关于我们 客户服务 联系方式 器件索引 网站地图 最新更新 手机版 版权声明

    站点相关: 汽车电子 智能硬件

    北京市海淀区中关村大街18号B座15层1530室 电话:(010)82350740 邮编:100190

    电子工程世界版权所有 京B2-20211791 京ICP备10001474号-1 电信业务审批[2006]字第258号函 京公网安备 11010802033920号 Copyright © 2005-2023 EEWORLD.com.cn, Inc. All rights reserved